JPH01263094A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH01263094A JPH01263094A JP63094244A JP9424488A JPH01263094A JP H01263094 A JPH01263094 A JP H01263094A JP 63094244 A JP63094244 A JP 63094244A JP 9424488 A JP9424488 A JP 9424488A JP H01263094 A JPH01263094 A JP H01263094A
- Authority
- JP
- Japan
- Prior art keywords
- module
- chip
- terminals
- external communication
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野Ｊ
本発明は、ＩＣカードに関し、詳しくは検査用端子を備
えたＩＣモジュールを備えたＩＣカードに関する。
えたＩＣモジュールを備えたＩＣカードに関する。
［従来の技術］
集積回路チップをカード状のコア内に設けたＩＣカード
として、外表面に外部通信用端子を設は演算素子や記憶
素子等か装填されたＩＣモジュールをＩＣカードの強度
部材であるコア材にはめ込みＩＣカードを形成するいわ
ゆるはめ込み型と、外部接続用端子がプリントされたプ
リンＩ・配線基板にＩＣモジュールを載置しこのプリン
ト配線基板をはさみ込みＩＣカードを形成するラミネー
ト型が知られている。
として、外表面に外部通信用端子を設は演算素子や記憶
素子等か装填されたＩＣモジュールをＩＣカードの強度
部材であるコア材にはめ込みＩＣカードを形成するいわ
ゆるはめ込み型と、外部接続用端子がプリントされたプ
リンＩ・配線基板にＩＣモジュールを載置しこのプリン
ト配線基板をはさみ込みＩＣカードを形成するラミネー
ト型が知られている。
はめ込み型の公知技術例として、特開昭６０−５８９号
公報、特開昭６１−２９７１９１号公報、特開昭５８−
１３８０５７号公報があり、ラミネート型の公知技術と
しては特公昭６１−３０３１５号公報、特開昭４７−４
５１３４号公報がある。
公報、特開昭６１−２９７１９１号公報、特開昭５８−
１３８０５７号公報があり、ラミネート型の公知技術と
しては特公昭６１−３０３１５号公報、特開昭４７−４
５１３４号公報がある。
上述のようなＩＣカードに使用されるＩＣモジュールは
、ＩＣモジュールが製造された時点で健全性が検査され
、健全なものがＩＣカードに装填される。
、ＩＣモジュールが製造された時点で健全性が検査され
、健全なものがＩＣカードに装填される。
［発明が解決しようとする課題］
ところか従来のＩＣモジュールの本体には８つの外部通
信用端子しか設けられておらず、ＩＣモジュール内のＩ
Ｃチップに含まれる要素を検査するには、これらの外部
通信用端子を利用し行なわれている。しかし、外部通信
用端子を利用しＩＣチップ内の全ての要素を検査するに
は外部通信用端子が萌紀要素の総てとは接続されていな
いことより困難であるとともに、ＩＣモジュールｌｐｌ
当りの検査時間が非常に長くなる。したがってＩＣモジ
ュールの生産性か悪く、生産コストが」二昇するという
問題点があった。
信用端子しか設けられておらず、ＩＣモジュール内のＩ
Ｃチップに含まれる要素を検査するには、これらの外部
通信用端子を利用し行なわれている。しかし、外部通信
用端子を利用しＩＣチップ内の全ての要素を検査するに
は外部通信用端子が萌紀要素の総てとは接続されていな
いことより困難であるとともに、ＩＣモジュールｌｐｌ
当りの検査時間が非常に長くなる。したがってＩＣモジ
ュールの生産性か悪く、生産コストが」二昇するという
問題点があった。
本発明は、上述した問題点を解決するためになされたも
ので、ＩＣチップ内の全ての要素を短時間で検査ができ
るＩＣモジュールと、面記ＩＣモジュールを使用したＩ
Ｃカードを提供することを目的とする。
ので、ＩＣチップ内の全ての要素を短時間で検査ができ
るＩＣモジュールと、面記ＩＣモジュールを使用したＩ
Ｃカードを提供することを目的とする。
［課題を解決するための手段］
第１の発明のＩＣモジュールは、装填されるＩＣチップ
と接続する複数の外部通信用端子と、ｌＣチップの健全
性を検査するため前記ＩＣチップと接続する複数の検査
用端子とを外表面に設けたことを特徴とする。
と接続する複数の外部通信用端子と、ｌＣチップの健全
性を検査するため前記ＩＣチップと接続する複数の検査
用端子とを外表面に設けたことを特徴とする。
上記の構成によれば、検査用端子はＩＣモジュール内の
要素の健全性を検査するために使用され、外部通信用端
子は検査用端子として用いられるとともに外部との通信
用に使用される。
要素の健全性を検査するために使用され、外部通信用端
子は検査用端子として用いられるとともに外部との通信
用に使用される。
第２の発明のＩＣカードは面記ＩＣモジュールに設けら
れる検査用端子は被覆され外部通信用端子のみ外部デー
タ処理装置と接続できるように露出したＩＣモジュール
を備えたことを特徴とする。
れる検査用端子は被覆され外部通信用端子のみ外部デー
タ処理装置と接続できるように露出したＩＣモジュール
を備えたことを特徴とする。
さらに第３の発明のＩＣカードは検査用端子と外部通信
用端子とを有ケるＩＣモジュールを載置可能で、ＩＣモ
ジュールの外部通信用端子とのみ接続する外部接続用端
子が形成されたプリント基板を備えたことを特徴とする
。
用端子とを有ケるＩＣモジュールを載置可能で、ＩＣモ
ジュールの外部通信用端子とのみ接続する外部接続用端
子が形成されたプリント基板を備えたことを特徴とする
。
上記の構成によれば、検査用端子は、ＩＣモジュールの
健全性を検査した後被覆されたり、外部接続用端子と結
線されないので、外部の端子と接続することはない。外
部通信用端子は、ＩＣカード外表面に露出するので外部
の端子と接続することができる。
健全性を検査した後被覆されたり、外部接続用端子と結
線されないので、外部の端子と接続することはない。外
部通信用端子は、ＩＣカード外表面に露出するので外部
の端子と接続することができる。
さらに第４の発明のＩＣカードの製造方法は以下の特徴
を有する。
を有する。
外部データ処理装置と接続される複数の外部通信用端子
と、ＩＣチップの健全性を検査するＩＣチップと接続す
る複数の検査用端子とを備えたＩＣモジュールは、検査
用端子を利用してＩＣチップの健全性が検査される。検
査後、検査用端子は被覆され外部通信用端子のみを外表
面に露出して製造することを特徴とする。
と、ＩＣチップの健全性を検査するＩＣチップと接続す
る複数の検査用端子とを備えたＩＣモジュールは、検査
用端子を利用してＩＣチップの健全性が検査される。検
査後、検査用端子は被覆され外部通信用端子のみを外表
面に露出して製造することを特徴とする。
さらに本発明のＩＣカードの製造方法は以下の特徴を有
する。
する。
外部データ処理装置と接続される複数の外部通信用端子
と、ＩＣチップの健全性を検査するＩＣチップと接続す
る複数の検査用端子とを備えたＩＣモジュールは、検査
用端子を利用してＩＣチップの健全性が検査される。検
査後ＩＣモジュールの外部通信用端子のみが外部接続用
端子と結線され製造されることを特徴とする。
と、ＩＣチップの健全性を検査するＩＣチップと接続す
る複数の検査用端子とを備えたＩＣモジュールは、検査
用端子を利用してＩＣチップの健全性が検査される。検
査後ＩＣモジュールの外部通信用端子のみが外部接続用
端子と結線され製造されることを特徴とする。
上記の方法によれば、ＩＣカードは検査後ＩＣカード内
に装填される。さらにＩＣモジュールの外部通信用端子
のみがＩＣカードの外表面に露出するようにＩＣカード
は製造される。
に装填される。さらにＩＣモジュールの外部通信用端子
のみがＩＣカードの外表面に露出するようにＩＣカード
は製造される。
［実施例］
ＩＣモジュール２は第１図に示すように、中央演算処理
素子３（以下ＣＰＵと略す）と記憶素子４の２つのＩＣ
チップより成る２チツプタイプのものと、第２図に示す
ようにＣＰＵ３．記憶素子４等を含むマイクロプロセッ
サ５の１つのＩＣチップよりなるｌチップタイプのもの
がある。どちらのタイプにおいても本発明のＩＣモジュ
ール２の外表面２ａ上には、ＩＣモジュール２内のＩＣ
チップに含まれる要素を検査するのに用いられる検査用
端子７と、ＩＣモジュール２と外部データ処理装置とを
接続する外部通信用端子６とが電気的に接触可能に露出
して設けられる。以下に検査用端子７を形成する具体例
を説明する。
素子３（以下ＣＰＵと略す）と記憶素子４の２つのＩＣ
チップより成る２チツプタイプのものと、第２図に示す
ようにＣＰＵ３．記憶素子４等を含むマイクロプロセッ
サ５の１つのＩＣチップよりなるｌチップタイプのもの
がある。どちらのタイプにおいても本発明のＩＣモジュ
ール２の外表面２ａ上には、ＩＣモジュール２内のＩＣ
チップに含まれる要素を検査するのに用いられる検査用
端子７と、ＩＣモジュール２と外部データ処理装置とを
接続する外部通信用端子６とが電気的に接触可能に露出
して設けられる。以下に検査用端子７を形成する具体例
を説明する。
ＩＣモジュール２は、公知の方法である、テープキャリ
ア方式、フリップチップ方式、ワイヤボンディング方式
にて形成される。例えば第３図は、テープキャリア方式
にて形成された本発明のＩＣモジュール２の一実施例を
示している。又、第４図は第３図に示すＩＣモジュール
２の平面図である。
ア方式、フリップチップ方式、ワイヤボンディング方式
にて形成される。例えば第３図は、テープキャリア方式
にて形成された本発明のＩＣモジュール２の一実施例を
示している。又、第４図は第３図に示すＩＣモジュール
２の平面図である。
ポリイミド等にてなるテープキャリア８の外表面上には
、８個の外部通信用端子６と複数の検査用端子７とが露
出して形成される。尚、これらの外部通信用端子６と検
査用端子７はテープキャリア８の中央部の方形状の空間
９の周囲の４辺方向にそれぞれ延在している。又、外部
通信用端子６と検査用端子７とは帯状を有する導電材よ
りなり各々電気的に絶縁して形成される。前記端子６及
び７と、ＩＣチップＩＯの表面上に形成されるパッドと
は、金等にてなるバンブ１１にて接続される。
、８個の外部通信用端子６と複数の検査用端子７とが露
出して形成される。尚、これらの外部通信用端子６と検
査用端子７はテープキャリア８の中央部の方形状の空間
９の周囲の４辺方向にそれぞれ延在している。又、外部
通信用端子６と検査用端子７とは帯状を有する導電材よ
りなり各々電気的に絶縁して形成される。前記端子６及
び７と、ＩＣチップＩＯの表面上に形成されるパッドと
は、金等にてなるバンブ１１にて接続される。
バンブ１１は封止材１４にて覆われる。さらにテープキ
ャリア８．ＩＣチップｌＯ等は、樹脂等にてなる絶縁部
２０で覆われ、密閉される。尚、検査用端子７、外部通
信用端子６は露出した状態のままである。
ャリア８．ＩＣチップｌＯ等は、樹脂等にてなる絶縁部
２０で覆われ、密閉される。尚、検査用端子７、外部通
信用端子６は露出した状態のままである。
第５図は、フリップチップ方式にて形成された本発明の
ＩＣモジュール２の一実施例を示す。基板Ｉ２上に前述
と同様に露出して形成された外部通信用端子６及び検査
用端子７の表面上には前記バンブ１１にてＩＣチップ１
０が接続される。バンブ１１は、封止材１４にて覆われ
る。さらにＩＣチップ１０．基板１２等は、樹脂等にて
なる絶縁部２０で覆われ、密閉される。尚、検査用端子
７、外部通信用端子６は露出した状態のままである。
ＩＣモジュール２の一実施例を示す。基板Ｉ２上に前述
と同様に露出して形成された外部通信用端子６及び検査
用端子７の表面上には前記バンブ１１にてＩＣチップ１
０が接続される。バンブ１１は、封止材１４にて覆われ
る。さらにＩＣチップ１０．基板１２等は、樹脂等にて
なる絶縁部２０で覆われ、密閉される。尚、検査用端子
７、外部通信用端子６は露出した状態のままである。
第６図は、ワイヤボンディング方式にて形成された本発
明のＩＣモジュール２の一実施例を示す。
明のＩＣモジュール２の一実施例を示す。
基板１２上に前述と同様に露出して形成された外部通信
用端子６及び検査用端子７の表面と、基板１２の外表面
に形成される空間９に載置されるＩＣチップＩＯ上のパ
ッドは金等にてなる細い接続ワイヤ１３にて接続される
。接続ワイヤ１３及びＩＣチップｌＯは封止材１４にて
覆われる。さらに基板１２．封止材１４等は、樹脂等に
てなる絶縁部２０で覆われ、密閉されろ。尚、検査用端
子７、外部通信用端子６は露出した状態のままであ以上
のようにラミネート型のＩＣカードに使用するＩＣモジ
ュール２において、外部通信用端子６と検査用端子７は
同一平面上に形成される。
用端子６及び検査用端子７の表面と、基板１２の外表面
に形成される空間９に載置されるＩＣチップＩＯ上のパ
ッドは金等にてなる細い接続ワイヤ１３にて接続される
。接続ワイヤ１３及びＩＣチップｌＯは封止材１４にて
覆われる。さらに基板１２．封止材１４等は、樹脂等に
てなる絶縁部２０で覆われ、密閉されろ。尚、検査用端
子７、外部通信用端子６は露出した状態のままであ以上
のようにラミネート型のＩＣカードに使用するＩＣモジ
ュール２において、外部通信用端子６と検査用端子７は
同一平面上に形成される。
はめ込み型のＩＣカードに使用するＩＣモジュール２に
ついても、ラミネート型の場合と同様に公知の方法であ
るフリップチップ方式、ワイヤボンディング方式にてＩ
Ｃモジュール２は形成される。
ついても、ラミネート型の場合と同様に公知の方法であ
るフリップチップ方式、ワイヤボンディング方式にてＩ
Ｃモジュール２は形成される。
第７図は、フリップチップ方式にて形成された本発明の
ＩＣモジュール２の一実施例を示す。平面形状が方形状
である基板１２の上表面１２ａの中央部には方形状の空
間９が形成される。帯状で例えば８本以上の検査用端子
７のみが空間９の周囲四辺方向にそれぞれ延在する。尚
、各検査用端子７は電気的に絶縁されている。空間９上
にＩＣチップ１０を設置し、各検査用端子７と、ＩＣチ
ップのパッドは、バンブ１１を介して接続される。
ＩＣモジュール２の一実施例を示す。平面形状が方形状
である基板１２の上表面１２ａの中央部には方形状の空
間９が形成される。帯状で例えば８本以上の検査用端子
７のみが空間９の周囲四辺方向にそれぞれ延在する。尚
、各検査用端子７は電気的に絶縁されている。空間９上
にＩＣチップ１０を設置し、各検査用端子７と、ＩＣチ
ップのパッドは、バンブ１１を介して接続される。
又、基板１２の下表面１２ｂには例えば１列に４個ずつ
２列にわたり合計８個の外部通信用端子６か形成される
。外部通信用端子６の平面形状は検査用端子７と同じ方
形状である。さらに、上表面１２ａに形成された検査用
端子７の内、ＩＣチップｌｌ円内ＣＰＵのパッドに接続
する８ｆ１．！ｉＩの検査用端子７と、下表面１２ｂに
形成された８個の外部通信用端子６とは基板【２の上表
面１２ａから下表面１２ｂ方向へ基板１２を貫通する導
電材にてなるビン１５を介し接続される。さらに■Ｃチ
ップ１０．基板１２等は、樹脂にてなる絶縁部２０で覆
われ密閉される。尚、検査用端子７、外部通信用端子６
は露出し・た状態のままである。
２列にわたり合計８個の外部通信用端子６か形成される
。外部通信用端子６の平面形状は検査用端子７と同じ方
形状である。さらに、上表面１２ａに形成された検査用
端子７の内、ＩＣチップｌｌ円内ＣＰＵのパッドに接続
する８ｆ１．！ｉＩの検査用端子７と、下表面１２ｂに
形成された８個の外部通信用端子６とは基板【２の上表
面１２ａから下表面１２ｂ方向へ基板１２を貫通する導
電材にてなるビン１５を介し接続される。さらに■Ｃチ
ップ１０．基板１２等は、樹脂にてなる絶縁部２０で覆
われ密閉される。尚、検査用端子７、外部通信用端子６
は露出し・た状態のままである。
第８図は、ワイヤホンディング方式にて形成された本発
明のＩＣモジュール２の一実施例を示す。
明のＩＣモジュール２の一実施例を示す。
例えばガラスエポキシにてなる方形状の平面形状と適宜
な厚さを有する基板１６は、上表面１６ａの中央部に３
段の段差を形成するように平面形状が各々方形状で、順
次平面面積が小さくなる開口１６ｃ、 ｌ ６ｄ、ｌ
６ｅを存する。最下段である開口１６ｅの底面１６ｒの
中央部にはＩＣチップＩＯが接着される。開口１６ｅよ
り上表面１６ａ側の開口１６ｄの底面１６ｇから最上段
である開口１６ｃの底面１６ｈには開口１６ｃ、１６ｄ
にて形成される段差に一致して屈曲延在する検査用端子
７が形成される。尚、これらの検査用端子７は各々電気
的に絶縁されている。又、形成された検査用端子７の１
段目の上表面７ａは、基板１６の上表面１６ａと同一面
で露出して設けられる。これらの検査用端子７の２段目
の上表面７ｂとＩＣチップｌＯのパッドとは接続ワイヤ
１３にて接続される。又、下表面１６ｂには方形状の平
面形状にてなる１列に４個ずつ２列に並んだ外部通信用
端子６か、外表面を基板１６の下表面＋６ｂと同一面と
し基板１６の下表面１６ｂと平行して基板Ｉ６内に形成
される。尚、上述のように形成された外部通信用端子６
は、下表面＋６ｂに露出している。さらに検査用端子７
の内ＩＣチップ１０内のＣＰＵに接続する８つの検査用
端子７と、下表面１６ｂに形成する８つの外部通信用端
子６は、開口１６ｄの底面１６ｇより基板ｉ６の下表面
１６ｂ方向へ基板１６を貫通する導電材にてなるビン１
５を介して接続される。
な厚さを有する基板１６は、上表面１６ａの中央部に３
段の段差を形成するように平面形状が各々方形状で、順
次平面面積が小さくなる開口１６ｃ、 ｌ ６ｄ、ｌ
６ｅを存する。最下段である開口１６ｅの底面１６ｒの
中央部にはＩＣチップＩＯが接着される。開口１６ｅよ
り上表面１６ａ側の開口１６ｄの底面１６ｇから最上段
である開口１６ｃの底面１６ｈには開口１６ｃ、１６ｄ
にて形成される段差に一致して屈曲延在する検査用端子
７が形成される。尚、これらの検査用端子７は各々電気
的に絶縁されている。又、形成された検査用端子７の１
段目の上表面７ａは、基板１６の上表面１６ａと同一面
で露出して設けられる。これらの検査用端子７の２段目
の上表面７ｂとＩＣチップｌＯのパッドとは接続ワイヤ
１３にて接続される。又、下表面１６ｂには方形状の平
面形状にてなる１列に４個ずつ２列に並んだ外部通信用
端子６か、外表面を基板１６の下表面＋６ｂと同一面と
し基板１６の下表面１６ｂと平行して基板Ｉ６内に形成
される。尚、上述のように形成された外部通信用端子６
は、下表面＋６ｂに露出している。さらに検査用端子７
の内ＩＣチップ１０内のＣＰＵに接続する８つの検査用
端子７と、下表面１６ｂに形成する８つの外部通信用端
子６は、開口１６ｄの底面１６ｇより基板ｉ６の下表面
１６ｂ方向へ基板１６を貫通する導電材にてなるビン１
５を介して接続される。
さらに開口１６ｃ、 Ｉ ６ｄ、 １６ｅには、外表面
を基板１６の上表面１６ａと同じくして封止材１４が注
入される。
を基板１６の上表面１６ａと同じくして封止材１４が注
入される。
以上のように形成されるラミネート型及びはめ込み型の
ＩＣカードに使用する［Ｃモジュール２は、例えば第９
図（ｃ）に示すように平面形状か方形状の平板よりなる
絶縁部２０の４辺より検査用端子７を突出させた形状で
ある。このような絶縁部２０を含むＩＣモジコール２は
、第９図（ａ）又は（ｂ）に示すように絶縁部２０より
大きい方形状の平面形状をなす絶縁体よりなる検査用端
子保護板２■上の中央部に載置されてらよい。又、第１
θ図に示すようにＩＣモジュール２は、外部通信用端子
６と検査用端子７とを同一方向に形成した乙のでもよい
。すなわち絶縁体よりなる平面形状が方形状の第１の平
板２２の上表面中央部に第１の平板２２より平面形状の
小さい第２の平板２３を備え、方形状の外部通信用端子
６は、第２の平板２３の上表面２３ａに１列に４個ずつ
２列に３１２び合計８個形成される。さらに方形状の検
査用端子７は、第２の平板２３が形成される以外の第１
の平板２２の上表面の４辺に１列ずつ複数個形成される
。
ＩＣカードに使用する［Ｃモジュール２は、例えば第９
図（ｃ）に示すように平面形状か方形状の平板よりなる
絶縁部２０の４辺より検査用端子７を突出させた形状で
ある。このような絶縁部２０を含むＩＣモジコール２は
、第９図（ａ）又は（ｂ）に示すように絶縁部２０より
大きい方形状の平面形状をなす絶縁体よりなる検査用端
子保護板２■上の中央部に載置されてらよい。又、第１
θ図に示すようにＩＣモジュール２は、外部通信用端子
６と検査用端子７とを同一方向に形成した乙のでもよい
。すなわち絶縁体よりなる平面形状が方形状の第１の平
板２２の上表面中央部に第１の平板２２より平面形状の
小さい第２の平板２３を備え、方形状の外部通信用端子
６は、第２の平板２３の上表面２３ａに１列に４個ずつ
２列に３１２び合計８個形成される。さらに方形状の検
査用端子７は、第２の平板２３が形成される以外の第１
の平板２２の上表面の４辺に１列ずつ複数個形成される
。
尚、２チツプタイプのＩＣモジュールにおいて外部通信
用端子数は、従来例及び本発明の実施例と乙に８９Ｊで
ある。検査用端子数は従来例では０側、本発明の実施例
では６６ｇである。この場合ｌＣモジュール内のＩＣチ
ップのパッド数は、ＣＰ Ｕ側が１８個、記憶素子側が
・１８ｇである。又、！チップタイプのＩＣモジュール
において、従来例では外部通信用端子数及び検査用端子
数ともに上述と同じであるが、本発明の実施例において
検査用端子数は１６個、外部通信用端子数は８個である
。この場合ＩＣチップのパッド数は２４個である。
用端子数は、従来例及び本発明の実施例と乙に８９Ｊで
ある。検査用端子数は従来例では０側、本発明の実施例
では６６ｇである。この場合ｌＣモジュール内のＩＣチ
ップのパッド数は、ＣＰ Ｕ側が１８個、記憶素子側が
・１８ｇである。又、！チップタイプのＩＣモジュール
において、従来例では外部通信用端子数及び検査用端子
数ともに上述と同じであるが、本発明の実施例において
検査用端子数は１６個、外部通信用端子数は８個である
。この場合ＩＣチップのパッド数は２４個である。
以上のようなＩＣモジュール２は、検査用端子゛７を利
用し内包するＩＣチップの健全性を確認する。健全なＩ
Ｃモジュール２は、ＩＣカード内へ組み込まれる。以下
にＩＣカードの製造方法を記載する。
用し内包するＩＣチップの健全性を確認する。健全なＩ
Ｃモジュール２は、ＩＣカード内へ組み込まれる。以下
にＩＣカードの製造方法を記載する。
はめ込み型ＩＣカードの場合、第１１図に示すプラスチ
ックにてなるＩＣカードの強度部材で平板状のコア材２
５の縦横寸法及び厚さ寸法は、規格化された寸法であり
、コア材２５は、所定の形状をなす開口部２５ａを有し
、この開口部２５ａにＩＣモジュール２がはめ込まれる
。このＩＣモジュール２は、例えば上表面に外部通信用
端子６が形成され、第１２図に示すように下表面に検査
用端子７を形成したものである。コア材２５の上下表面
にはコア材２５と同じ平面形状で樹脂にてなる薄い表フ
ィルム２６及び裏フィルム２７がコア材２５に一致して
接着されｌＣカードｌを形成する。
ックにてなるＩＣカードの強度部材で平板状のコア材２
５の縦横寸法及び厚さ寸法は、規格化された寸法であり
、コア材２５は、所定の形状をなす開口部２５ａを有し
、この開口部２５ａにＩＣモジュール２がはめ込まれる
。このＩＣモジュール２は、例えば上表面に外部通信用
端子６が形成され、第１２図に示すように下表面に検査
用端子７を形成したものである。コア材２５の上下表面
にはコア材２５と同じ平面形状で樹脂にてなる薄い表フ
ィルム２６及び裏フィルム２７がコア材２５に一致して
接着されｌＣカードｌを形成する。
尚、表フィルム２６には内包するＩＣモジュール２の外
部通信用端子６か対応する位置に予め開口部２６ａが形
成されており、ＩＣカードの外部データ処理装置は、こ
の開口部２６ａを通してＩＣモジュール２の外部通信用
端子６と接続することができる。一方検査用端子７は裏
フィルム２７により覆われ絶縁されるのでＩＣカードの
外部データ処理装置と接続することはない。
部通信用端子６か対応する位置に予め開口部２６ａが形
成されており、ＩＣカードの外部データ処理装置は、こ
の開口部２６ａを通してＩＣモジュール２の外部通信用
端子６と接続することができる。一方検査用端子７は裏
フィルム２７により覆われ絶縁されるのでＩＣカードの
外部データ処理装置と接続することはない。
又、ラミネート型ＩＣカードの場合、第１３図に示すよ
うに縦横寸法が前述したコア材２５とほぼ同一である回
路基板２８には載置されるＩＣモジュール２より幾分小
さい面積よりなる方形状の開口部２８ｂが形成される。
うに縦横寸法が前述したコア材２５とほぼ同一である回
路基板２８には載置されるＩＣモジュール２より幾分小
さい面積よりなる方形状の開口部２８ｂが形成される。
この開口部２８ｂの各４辺周辺にはＩＣモジュール２の
外表面に形成する８つの通信用端子６のみが接触可能な
ように方形状の平面形状の接続用端子２９が合計８個プ
リントされる。さらに接続用端子２９は、回路基板２８
上にプリントされた配線導体を介し同じく回路基板２８
上の一角に４個ずつ２列にプリントされた方形状の８個
の外部接続用端子３０と接続されている。一方ＩＣモジ
ュール２の検査用端子７は、結線されないので検査用端
子７とＩＣカードの外部データ処理装置とが接続される
ことはない。
外表面に形成する８つの通信用端子６のみが接触可能な
ように方形状の平面形状の接続用端子２９が合計８個プ
リントされる。さらに接続用端子２９は、回路基板２８
上にプリントされた配線導体を介し同じく回路基板２８
上の一角に４個ずつ２列にプリントされた方形状の８個
の外部接続用端子３０と接続されている。一方ＩＣモジ
ュール２の検査用端子７は、結線されないので検査用端
子７とＩＣカードの外部データ処理装置とが接続される
ことはない。
このようなＩＣモジュール２が載置された回路基板２８
の上表面２８ａにはＩＣカードの強度部材である前述し
たコア材２５と同様のコア材２５゛が接着される。尚、
コア材２５゛には外部接続用端子３０が対応する位置に
予め開口部２５°ａが形成されている。さらにコア材２
５′の表面にはコア材２５゛と同形状にてなる薄い表フ
ィルム２６゛が接着され、回路基板２８の下表面２８ｂ
にはコア材２５′と同形状の裏フィルム２７が接着され
、ＩＣカードｌが形成されろ。尚、表フィルム２６′に
は外部接続用端子３０が対応する位置に予め４個ずつ２
列に方形状の開口部２６゛ａが形成されるので、回路基
板２８の上表面２８ａに形成される外部接続用端子３０
は、ＩＣカード表面より外部データ処理装置と接続可能
である。
の上表面２８ａにはＩＣカードの強度部材である前述し
たコア材２５と同様のコア材２５゛が接着される。尚、
コア材２５゛には外部接続用端子３０が対応する位置に
予め開口部２５°ａが形成されている。さらにコア材２
５′の表面にはコア材２５゛と同形状にてなる薄い表フ
ィルム２６゛が接着され、回路基板２８の下表面２８ｂ
にはコア材２５′と同形状の裏フィルム２７が接着され
、ＩＣカードｌが形成されろ。尚、表フィルム２６′に
は外部接続用端子３０が対応する位置に予め４個ずつ２
列に方形状の開口部２６゛ａが形成されるので、回路基
板２８の上表面２８ａに形成される外部接続用端子３０
は、ＩＣカード表面より外部データ処理装置と接続可能
である。
以上のようにＩＣモジュール内に装填されるＩＣチップ
と接続されろ複数の検査用端子を露出して備えることで
、ＩＣチップ内の各構成要素は、上記検査用端子を介し
て測定装置などと接続して健全性を直接検査できるので
、検査が行なえない構成部位はなくなる。さらにＩＣモ
ジュール１ｇ当りの検査時間は、例えば２チツプタイプ
のＩＣモジュールにおいて従来６分ｌＯ秒であったのに
対し本発明のＩＣモジュールでは３０秒であり、！チッ
プタイプのＩＣモジュールにおいては、従来３分５０秒
であったのに対し本発明のＩＣモジュールでは１５秒で
ある。このように本発明のＩＣモジュールは、検査時間
を従来の十分の一以下に短縮することができる。したが
って検査に要する工程数が減少しかつＩＣカードの大量
生産が可能となるので、ＩＣカードの大幅なコストダウ
ンを計ることができる。
と接続されろ複数の検査用端子を露出して備えることで
、ＩＣチップ内の各構成要素は、上記検査用端子を介し
て測定装置などと接続して健全性を直接検査できるので
、検査が行なえない構成部位はなくなる。さらにＩＣモ
ジュール１ｇ当りの検査時間は、例えば２チツプタイプ
のＩＣモジュールにおいて従来６分ｌＯ秒であったのに
対し本発明のＩＣモジュールでは３０秒であり、！チッ
プタイプのＩＣモジュールにおいては、従来３分５０秒
であったのに対し本発明のＩＣモジュールでは１５秒で
ある。このように本発明のＩＣモジュールは、検査時間
を従来の十分の一以下に短縮することができる。したが
って検査に要する工程数が減少しかつＩＣカードの大量
生産が可能となるので、ＩＣカードの大幅なコストダウ
ンを計ることができる。
［発明の効果］
以上詳述したように本発明によれば、ＩＣモジュールに
装填されるｌＣチップに接続される複数の検査用端子を
ＩＣモジュールの外表面に露出して設置し、この検査用
端子を利用しＩＣチップ内の構成要素を直接検査するこ
とができるので、１個のＩＣモジュールに要する検査時
間は、大幅に短縮することができるとともに検査できな
いＩＣチップ内の構成要素はなくなる。
装填されるｌＣチップに接続される複数の検査用端子を
ＩＣモジュールの外表面に露出して設置し、この検査用
端子を利用しＩＣチップ内の構成要素を直接検査するこ
とができるので、１個のＩＣモジュールに要する検査時
間は、大幅に短縮することができるとともに検査できな
いＩＣチップ内の構成要素はなくなる。
第１図及び第２図は、本発明のＩＣモジュールの構成を
概略に示す平面図、第３図は本発明のＩＣモジュールの
一実施例を示す縦断面図、第４図は第３図に示すＩＣモ
ジュールの平面図、第５図ないし第８図は、本発明のＩ
Ｃモジュールの一実施例を示す縦断面図、第９図（ａ）
ないしくｃ）は、本発明のＩＣモジュールの検査用端子
の一実施例を示す平面図、第１Ｏ図は、本発明のＩＣモ
ジュールの検査用端子の一実施例を示す斜視図、第１１
図及び第１３図は、本発明のＥＣモジュールを利用した
ＩＣカードの製造方法を示す斜視図、第１２図は、第１
１図に示すｔＣカードに使用されるＩＣモジュールの斜
視図である。 ２・・・ＩＣモジュール、６・・・外部通信用端子、７
・・・検査用端子、 ３０・・・外部接続用端子。
概略に示す平面図、第３図は本発明のＩＣモジュールの
一実施例を示す縦断面図、第４図は第３図に示すＩＣモ
ジュールの平面図、第５図ないし第８図は、本発明のＩ
Ｃモジュールの一実施例を示す縦断面図、第９図（ａ）
ないしくｃ）は、本発明のＩＣモジュールの検査用端子
の一実施例を示す平面図、第１Ｏ図は、本発明のＩＣモ
ジュールの検査用端子の一実施例を示す斜視図、第１１
図及び第１３図は、本発明のＥＣモジュールを利用した
ＩＣカードの製造方法を示す斜視図、第１２図は、第１
１図に示すｔＣカードに使用されるＩＣモジュールの斜
視図である。 ２・・・ＩＣモジュール、６・・・外部通信用端子、７
・・・検査用端子、 ３０・・・外部接続用端子。
Claims (5)
- （１）装填されるＩＣチップと接続する外部データ処理
装置接続用の複数の外部通信用端子と、ＩＣチップの健
全性を検査するため前記ＩＣチップと接続する複数の検
査用端子とを外表面に設けたことを特徴とするＩＣモジ
ュール。 - （２）請求項１記載のＩＣモジュールに設けられる検査
用端子は被覆され外部通信用端子のみ外部データ処理装
置と接続できるように露出した、ＩＣモジュールを備え
たことを特徴とするＩＣカード。 - （３）検査用端子と外部通信用端子とを有するＩＣモジ
ュールを載置可能で、ＩＣモジュールの外部通信用端子
とのみ接続する外部接続用端子が形成されたプリント基
板を備えたことを特徴とするＩＣカード。 - （４）外部データ処理装置と接続される複数の外部通信
用端子と、ＩＣチップの健全性を検査するＩＣチップと
接続する複数の検査用端子とを備えたＩＣモジュールは
、検査用端子を利用してＩＣチップの健全性が検査され
る。検査後、検査用端子は被覆され外部通信用端子のみ
を外表面に露出して製造することを特徴とするＩＣカー
ドの製造方法。 - （５）外部データ処理装置と接続される複数の外部通信
用端子と、ＩＣチップの健全性を検査するＩＣチップと
接続する複数の検査用端子とを備えたＩＣモジュールは
、検査用端子を利用してＩＣチップの健全性が検査され
る。検査後ＩＣモジュールの外部通信用端子のみが外部
接続用端子と結線され製造されることを特徴とするＩＣ
カードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094244A JPH01263094A (ja) | 1988-04-14 | 1988-04-14 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094244A JPH01263094A (ja) | 1988-04-14 | 1988-04-14 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01263094A true JPH01263094A (ja) | 1989-10-19 |
Family
ID=14104895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094244A Pending JPH01263094A (ja) | 1988-04-14 | 1988-04-14 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01263094A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7234644B2 (en) | 2000-01-25 | 2007-06-26 | Renesas Technology Corp. | IC card |
-
1988
- 1988-04-14 JP JP63094244A patent/JPH01263094A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7234644B2 (en) | 2000-01-25 | 2007-06-26 | Renesas Technology Corp. | IC card |
| US7303138B2 (en) | 2000-01-25 | 2007-12-04 | Renesas Technology Corp. | Integrated circuit card having staggered sequences of connector terminals |
| US7552876B2 (en) | 2000-01-25 | 2009-06-30 | Renesas Technology Corp. | IC card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7550842B2 (en) | Integrated circuit assembly | |
| US6249052B1 (en) | Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration | |
| US5817535A (en) | LOC SIMM and method of fabrication | |
| JP4473807B2 (ja) | 積層半導体装置及び積層半導体装置の下層モジュール | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6847220B2 (en) | Method for ball grid array chip packages having improved testing and stacking characteristics | |
| US7504284B2 (en) | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices | |
| US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
| US6916682B2 (en) | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing | |
| JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
| JPH03112688A (ja) | Ｉｃカード | |
| JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
| US20020163068A1 (en) | Semiconductor device | |
| US7238962B2 (en) | Semiconductor chip with test pads and tape carrier package using the same | |
| US6114770A (en) | Low profile semiconductor package | |
| JPH01263094A (ja) | Ｉｃカード | |
| US20070164404A1 (en) | Semiconductor package | |
| US6628136B2 (en) | Method and apparatus for testing a semiconductor package | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP2005079387A (ja) | 半導体装置、半導体モジュールおよび半導体装置の製造方法 | |
| KR100385088B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| JPH02229461A (ja) | 半導体装置 | |
| JP3485424B2 (ja) | Ｉｃパッケージ | |
| JPS63209897A (ja) | メモリカ−ド | |
| JP3024046B2 (ja) | 半導体パッケージ |