JPH01263575A - 電子回路の試験方法 - Google Patents
電子回路の試験方法Info
- Publication number
- JPH01263575A JPH01263575A JP63091326A JP9132688A JPH01263575A JP H01263575 A JPH01263575 A JP H01263575A JP 63091326 A JP63091326 A JP 63091326A JP 9132688 A JP9132688 A JP 9132688A JP H01263575 A JPH01263575 A JP H01263575A
- Authority
- JP
- Japan
- Prior art keywords
- test
- electronic circuits
- microcomputer
- circuits
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、システムあるいは装置の構成要素としての電
子回路搭載基板に対する試験方法に係り。
子回路搭載基板に対する試験方法に係り。
特に同一基板上に搭載されているマイクロコンピュータ
によって複数の電子回路が試験されるようＫした電子回
路の試験方法に関するものである。
によって複数の電子回路が試験されるようＫした電子回
路の試験方法に関するものである。
これまでにあっては、特開昭６２−１４５１７１号公報
に示されているように、試験項目毎に試験装置で合否の
判定が行われるようになっている。
に示されているように、試験項目毎に試験装置で合否の
判定が行われるようになっている。
しかしながら、これまでにあっては、同一基板上に複数
の電子回路が搭載されている場合での試験について考慮
されておらず、搭載される電子回路の数が多（なる程に
それら電子回路の機能を試験するのに要される時間が多
くなるという不具合がある。
の電子回路が搭載されている場合での試験について考慮
されておらず、搭載される電子回路の数が多（なる程に
それら電子回路の機能を試験するのに要される時間が多
くなるという不具合がある。
本発明の目的は、同一基板上に多（の電子回路が搭載さ
れる場合であっても、それら電子回路に同一試験を繰シ
返すことな（速やかにそれら電子回路の機能を試験し得
る電子回路の試験方法を供するにある。
れる場合であっても、それら電子回路に同一試験を繰シ
返すことな（速やかにそれら電子回路の機能を試験し得
る電子回路の試験方法を供するにある。
上記目的は、同一基板上に多くの電子回路とともにマイ
クロコンピュータが搭載されている場合に、試験装置よ
シの試験指令にもとづきマイクロ；ンビエータが電子回
路を順次選択する度にその電子回路を試験するようにし
、全ての電子回路に対する試験終了後、試験結果をマイ
クロコンピュータより試験装置に送出することで達成さ
れる。
クロコンピュータが搭載されている場合に、試験装置よ
シの試験指令にもとづきマイクロ；ンビエータが電子回
路を順次選択する度にその電子回路を試験するようにし
、全ての電子回路に対する試験終了後、試験結果をマイ
クロコンピュータより試験装置に送出することで達成さ
れる。
同一基板上に多くの電子回路ととも（搭載されたマイク
ロコンピュータは通常それら電子回路を所定に制御して
いるが、基板外部の試験装置より試験指令を受けた場合
には、電子回路を順次選択する度に試験指令を発し、そ
の電子回路からのその指令に対する応答の合否を判定す
るよ５ｊＣなっているものである。全ての電子回路に対
する試験が終了した時点で試験結果を試験装置に送出す
るようにすれば、試験装置と被試験基板との間で多くの
信号を授受することなく多（の電子回路を速やかに試験
し得ることになるものである。
ロコンピュータは通常それら電子回路を所定に制御して
いるが、基板外部の試験装置より試験指令を受けた場合
には、電子回路を順次選択する度に試験指令を発し、そ
の電子回路からのその指令に対する応答の合否を判定す
るよ５ｊＣなっているものである。全ての電子回路に対
する試験が終了した時点で試験結果を試験装置に送出す
るようにすれば、試験装置と被試験基板との間で多くの
信号を授受することなく多（の電子回路を速やかに試験
し得ることになるものである。
以下１本発明を第１図、第２回圧よシ説明する。
先ず本発明に係る電子回路搭載基板と、これと試験装置
としてのＣＰＵとの接続関係とについて説明すれば第２
図に示すようである。図示のように電子回路搭載基板３
上には多くの電子回路３−２−１〜３−２−Ｎとともに
、これら電子回路３−２−１〜３−２−Ｎを所定に制御
すべくマイクロコンピュータ３−１が搭載されておシ、
１！子回路３−２−１〜３−２−Ｎ各々の機能試験時に
あっては、試験装置ｌが信号変換回路２を介しマイクロ
コンビ１−夕３−１に接続されるようになっている。こ
の場合信号変換回路２は試験装置１からのシリアル信号
をパラレル信号に変換したうえマイクロコンピュータ３
−ＩＫ、また、マイクロコンピュータ３−１からのパラ
レル信号をシリアル信号て変換したうえ試験装置１に送
出すべ（機能するようになっている。
としてのＣＰＵとの接続関係とについて説明すれば第２
図に示すようである。図示のように電子回路搭載基板３
上には多くの電子回路３−２−１〜３−２−Ｎとともに
、これら電子回路３−２−１〜３−２−Ｎを所定に制御
すべくマイクロコンピュータ３−１が搭載されておシ、
１！子回路３−２−１〜３−２−Ｎ各々の機能試験時に
あっては、試験装置ｌが信号変換回路２を介しマイクロ
コンビ１−夕３−１に接続されるようになっている。こ
の場合信号変換回路２は試験装置１からのシリアル信号
をパラレル信号に変換したうえマイクロコンピュータ３
−ＩＫ、また、マイクロコンピュータ３−１からのパラ
レル信号をシリアル信号て変換したうえ試験装置１に送
出すべ（機能するようになっている。
さて、第１図はそのマイクロコンピュータ３−１での処
理のフローを示すが１通常時にあっては通常処理ルーチ
ン１１によって電子回路３−２−１〜３−２−Ｎ所定に
制御するようになっている。
理のフローを示すが１通常時にあっては通常処理ルーチ
ン１１によって電子回路３−２−１〜３−２−Ｎ所定に
制御するようになっている。
しかしながら、試験装置１に接続されたうえ、それより
試験命令を受信した場合には試験モード罠切替され試験
ルーチン１２が処理されるようになっている。
試験命令を受信した場合には試験モード罠切替され試験
ルーチン１２が処理されるようになっている。
即ち、処理１２−１で試験命令が受信された場合には、
処理１２−２〜１２−４によって電子回路３−２−１〜
３−２−Ｎを所定順に順次選択する度忙。
処理１２−２〜１２−４によって電子回路３−２−１〜
３−２−Ｎを所定順に順次選択する度忙。
選択された電子回路に試験命令を送出する一方。
その電子回路からの応答を受信したうえ期待値との間で
比較することによって、その電子回路の機能の合否が判
定されるようになっているものである。選択される電子
回路を更新する度にその機能の合否が判定されているわ
けである。やがて全ての電子回路３−２−１〜３−２−
Ｈについての合否判定結果が得られた場合には、処理１
２−５によってそれら合否判定結果は試験結果としてマ
イクロコンピュータ３−１より信号変換回路２を介し試
験装置ＩＫ送出されるところとなるものである。
比較することによって、その電子回路の機能の合否が判
定されるようになっているものである。選択される電子
回路を更新する度にその機能の合否が判定されているわ
けである。やがて全ての電子回路３−２−１〜３−２−
Ｈについての合否判定結果が得られた場合には、処理１
２−５によってそれら合否判定結果は試験結果としてマ
イクロコンピュータ３−１より信号変換回路２を介し試
験装置ＩＫ送出されるところとなるものである。
本例での場合には、多（の時間が要されるシリアル信号
の授受が極めて少なくて済まされ、しかも試験装置での
合否判断処理が不要とされることから、電子回路に対す
る試験が速やかに行われ得ることになる。
の授受が極めて少なくて済まされ、しかも試験装置での
合否判断処理が不要とされることから、電子回路に対す
る試験が速やかに行われ得ることになる。
以上説明したように本発明忙よる場合は、同一基板上に
多（の電子回路が搭載されている場合でちっても、それ
ら電子回路の機能を速やかに確認し得ろという効果があ
る。
多（の電子回路が搭載されている場合でちっても、それ
ら電子回路の機能を速やかに確認し得ろという効果があ
る。
第１図は本発明に係るマイクロコンピュータでの処理フ
ローを示す■、第２図は本発明に係る電子回路搭載基板
と試験装置との接続関係を示す図である。 １・・・試験装置、 ３・・・電子回路搭載基板
、３−１・・・マイクロコンピュータ。 ３−２−１〜３−２−Ｎ・・・電子回路。 １２・・・試験ルーチン。
ローを示す■、第２図は本発明に係る電子回路搭載基板
と試験装置との接続関係を示す図である。 １・・・試験装置、 ３・・・電子回路搭載基板
、３−１・・・マイクロコンピュータ。 ３−２−１〜３−２−Ｎ・・・電子回路。 １２・・・試験ルーチン。
Claims (1)
- １、同一基板上にマイクロコンピュータとともに搭載さ
れ、該マイクロコンピュータによって制御される複数の
電子回路に対する試験方法であって、基板上に非搭載の
試験装置よりの試験指令にもとづきマイクロコンピュー
タでは、電子回路を順次選択する度に該回路に試験指令
を送出するともに、該指令に対する該回路からの応答の
合否を判定し、全ての電子回路に対する試験終了後、判
定結果はマイクロコンピュータより試験装置に試験結果
として送出されることを特徴とする電子回路の試験方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091326A JPH01263575A (ja) | 1988-04-15 | 1988-04-15 | 電子回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091326A JPH01263575A (ja) | 1988-04-15 | 1988-04-15 | 電子回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01263575A true JPH01263575A (ja) | 1989-10-20 |
Family
ID=14023327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091326A Pending JPH01263575A (ja) | 1988-04-15 | 1988-04-15 | 電子回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01263575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455778A (ja) * | 1990-06-26 | 1992-02-24 | Toshiba Corp | 半導体装置のテスト方法 |
-
1988
- 1988-04-15 JP JP63091326A patent/JPH01263575A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455778A (ja) * | 1990-06-26 | 1992-02-24 | Toshiba Corp | 半導体装置のテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642363A (en) | Method and apparatus for testing of electronic assemblies | |
| JPH01263575A (ja) | 電子回路の試験方法 | |
| US7849375B2 (en) | Semiconductor test system | |
| JP3401523B2 (ja) | 通信素子及びこれを用いた通信装置 | |
| US20020158651A1 (en) | Semiconductor device with a self-testing function and a method for testing the semiconductor device | |
| JP3600480B2 (ja) | シリアルデータ転送システムおよび異常検出方法 | |
| JPH01253343A (ja) | 通信制御装置 | |
| JPH07182254A (ja) | バス障害試験方式 | |
| JP2581419B2 (ja) | 伝送装置、及び伝送装置によるプロテクション方法 | |
| JPH01303837A (ja) | 折返試験方法 | |
| JPH04349728A (ja) | 折返し試験方式 | |
| JP3523778B2 (ja) | 遅延位相制御機能試験方式 | |
| JPH02201658A (ja) | プリント基板の機能確認方式 | |
| JPH0425955A (ja) | バスインタフェース診断装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JP2606848B2 (ja) | 回線切替装置の回線検査方式 | |
| JPH07262100A (ja) | バスの負荷試験装置 | |
| JPH03246735A (ja) | モニタ信号検出方式 | |
| JP2001051019A (ja) | バウンダリスキャンセル回路 | |
| JPH01238334A (ja) | 自動障害検出切替方式 | |
| JPS6384344A (ja) | 異常フレ−ム処理検査方式 | |
| JPS61189750A (ja) | 通信制御装置 | |
| JPH01128635A (ja) | 試験方式 | |
| JPH0643244A (ja) | 宇宙線計測装置 | |
| JPH06164455A (ja) | 伝送障害検出装置 |