JPH01303837A - 折返試験方法 - Google Patents

折返試験方法

Info

Publication number
JPH01303837A
JPH01303837A JP63132588A JP13258888A JPH01303837A JP H01303837 A JPH01303837 A JP H01303837A JP 63132588 A JP63132588 A JP 63132588A JP 13258888 A JP13258888 A JP 13258888A JP H01303837 A JPH01303837 A JP H01303837A
Authority
JP
Japan
Prior art keywords
drivers
receiver
receivers
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63132588A
Other languages
English (en)
Inventor
Nobuo Shirai
信雄 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63132588A priority Critical patent/JPH01303837A/ja
Publication of JPH01303837A publication Critical patent/JPH01303837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ドライバの個数に対してレシーバの個数が少ない通信装
置の折返試験方法に関し、 簡単な構成により異常部分を指摘できる折返試験を行う
ことを目的とし、 複数のドライバと、該ドライバより少ない個数のレシー
バと、前記ドライバ及び前記レシーバを接続した回線コ
ネクタとを備えた通信装置に於いて、任意数のドライバ
と1個のレシーバとを組として該任意数のドライバの出
力の論理和が前記1個のレシーバの入力となるようにダ
イオードにより論理和接続した折返コネクタを、前記回
線コネクタに装着し、前記任意数のドライバを順次オン
状態とする信号を入力し、該ドライバが属する組のレシ
ーバの入力がオン状態となるか否か該レシ−バの出力信
号により試験する過程と、前記任意数のドライバを総て
オフ状態とする信号を入力し、該ドライバが属する組の
レシーバの入力がオフ状態となるか否か該レシーバの出
力信号により試験する過程とを含むものである。
〔産業上の利用分野〕
本発明は、ドライバの個数に対してレシーバの個数が少
ない通信装置の折返試験方法に関するものである。
各種の通信装置に於いて、回線コネクタに端末装置等を
接続する前に、通常は折返試験が行われている。このよ
うな折返試験を経済的に行うことが要望されている。
〔従来の技術〕
データ伝送システムに於けるネットワークのノードの通
信装置は、例えば、第4図に示す構成を有するものであ
り、41は通信装置、42は端末装置、43は各部をプ
ログラムに従って制御するプログラム制御部、44は伝
送路に接続されて競合制御やデータの送受信を行う伝送
制御部、45は回線制御部、46は端末装置対応の回線
対応部である。この通信装置41に収容された端末装置
42と、他の通信装置に収容された端末装置とは、伝送
路を介して接続されることになり、各部の制御によりデ
ータの送受信が行われる。
回線対応部46は、例えば、第5図に示すように、送信
制御部47と、受信制御部48と、ドライバ回路49と
、レシーバ回路50と、回線コネクタ54とを有し、端
末装置42の回線に接続したコネクタ(図示せず)が回
線コネクタ54に装着される。又ドライバ51−1〜5
1−8の個数よりレシーバ52−1〜52−3の個数が
少ない場合を示す。
又通信装置41の折返試験は、回線対応部46の回線コ
ネクタ54に折返コネクタを装着し、ドライバとレシー
バとの間に折返回路を形成して、通信装置41のプログ
ラム制御部43による制御、或いは伝送路を介して親ノ
ードの通信装置からの制御により、試験信号をドライバ
に加えて、その出力信号をレシーバに加え、そのレシー
バの出力信号により、折返経路の正常性を試験するもの
である。その場合、ドライバとレシーバとの個数が同一
であると、簡単に1対lの折返回路を形成することがで
きるが、第5図に示すように、ドライバ51−1〜51
−8の個数よりレシーバ52−1〜52−3の個数が少
ない場合は、1対1の折返回路を形成することができな
い。従って、各種の試験方法が提案されている。
例えば、第6図に示すように、レシーバ52−1〜52
−3とドライバとを1対1で接続する折返コネクタ55
.56.57を用意し、折返コネクタ55を回線コネク
タ54に装着することにより、ドライバ51−1〜51
−3とレシーバ52−1〜52−3とを1対1で接続し
、折返コネクタ56を回線コネクタ54に装着すること
により、ドライバ51−4〜51−6とレシーバ52−
1〜52−3とを1対1で接続し、折返コネクタ57を
回線コネクタ54に装着することにより、ドライバ51
−7.51−8とレシーバ52−1.52−2とを1対
1で接続して、折返試験を行うものである。
この試験方法は、3種類の折返コネクタ55〜57を差
替える必要があり、連続的な試験が不可能である。そこ
で、第7図に示すように、ドライバ51−1〜51−8
と同数のレシーバ52−1〜52−8となるように、レ
シーバ回路50′として、点線で示す余分のレシーバ5
2−4〜52−8を設けておき、ドライバ51−1〜5
1−8とレシーバ52−1〜52−8とを1対1で接続
する折返コネクタ5日を回線コネクタ54′に装着する
ことにより、連続的な折返試験を行うものである。しか
し、通信処理に使用しない余分なレシーバ52−4〜5
2−8と、それを受信制御部に接続する為の信号線等と
を必要とするので、不経済な構成となる。
そこで、エンコーダを用いる試験方法を、特願昭57−
206967号(特開昭59−97257号公報参照)
として提案した。即ち、第8図に示すように、回線コネ
クタ54に装着する折返コネクタ60にエンコーダ6エ
を設けて、例えば、8個のドライバ51−1〜51−8
の出力信号をエンコーダ61により、レシーバ52−1
〜52−3の個数に相当する3ビツトにエンコードして
、レシーバ52−1〜52−3に入力するものである。
従って、余分なレシーバを設ける必要もなく、又複数種
類の折返コネクタを用意する必要もなくなり、1種類の
折返コネクタ60を回線コネクタ54に装着し、ドライ
バ51−1〜51−8に種々の試験パターンを入力する
ことにより、連続的にドライバ51−1〜51−8とレ
シーバ52−1〜52−3とを含む折返試験を行うこと
ができる。
〔発明が解決しようとする課題〕
前述のように、ドライバの個数より少ない個数のレシー
バを有する通信装置の従来例の折返試験は、第6図に示
す方法では複数種類の折返コネクタ55〜57を用意し
、それらを差替える必要があるから経済的でないと共に
、折返コネクタ55〜57を差替えることにより、折返
試験が煩雑となる欠点がある。又第7図に示す方法では
、前述のように、余分なレシーバ52−4〜52−8を
設け、且つ信号線を接続する必要があるから、不経済な
構成となる欠点がある。
又第8図に示す方法は、第6図及び第7図に示す折返試
験方法の欠点を除くことができるが、エンコーダ61を
動作させる為の電源を必要とする欠点があり、又エンコ
ーダ61の入出力信号レベル等を変更することが困難で
あるから、異なる信号レベルのドライバ及びレシーバを
有する通信装置には適用できない欠点がある。又異常個
所を指摘する為には、試験パターンとエンコード出力信
号との関係を認識して、折返試験を行う必要があり、そ
の為に、テーブル等を設け、試験パターンに対応する所
定のエンコード・パターンが得られない時のレシーバ5
2−1〜52−3の出カバターンから障害個所を読出す
ことになり、その組合せが多数となる。従って、折返試
験の為の構成を廉価にすることは困難であった。
本発明は、簡単な構成により異常部分を指摘できる折返
試験を行うことを目的とする。
〔課題を解決するための手段〕
本発明の折返試験方法は、折返コネクタを受動部品のみ
により構成して、ドライバの個数より少ないレシーバを
存する通信装置の折返試験を行うものであり、第1図を
参照して説明する。
複数のドライバ1−1〜1−nと、これらのドライバ1
−1〜1−nより少ない個数のレシーバ2−1〜2−m
(n>m)と、回線コネクタ3とを備えた通信装置4に
於いて、任意数のドライバと1個のレシーバとを組とし
て、その任意数のドライバの出力の論理和が1個のレシ
ーバの入力となるようにダイオード5により論理和接続
した折返コネクタ6を用意し、この折返コネクタ6を通
信装置4の回線コネクタ3に装着する。
そして、任意数のドライバを順次オン状態とする信号を
入力し、そのドライバが属する組のレシーバの入力がオ
ン状態となるか否か該レシーバの出力信号により試験す
る過程と、任意数のドライバを総てオフ状態とする信号
を入力し、そのドライバが属する組のレシーバの入力が
オフ状態となるか否か該レシーバの出力信号により試験
する過程とを実行するものである。
〔作用〕
ドライバとレシーバとが正常であれば、任意数のドライ
バの組の全ドライバをオフ状態とする信号を人力した時
、その組に属するレシーバの入力はオフ状態となる。又
ドライバを順次オン状態とする信号を入力した時、その
組に属するレシーバの入力はオン状態となる。
例えば、ドライバ1−1〜1−3を組として、その組の
1個のレシーバ2−1とを、ダイオード5による論理和
接続で折返回路を形成した時、ドライバ1−1〜1−3
を総てオフ状態とする信号を入力した時、レシーバ2−
1の出力信号はオフ状態を示すものとなり、・若し、オ
ン状態を示す場合は、ドライバ1−1〜1−3或いはレ
シーバ2−1の異常と判定することができる。又ドライ
バ1−1のみをオン状態とする信号を入力すれば、レシ
ーバ2−1の出力信号はオン状態を示すものとなり、次
にドライバ1−2のみをオン状態とする信号を入力すれ
ば、レシーバ2−1の出力信号はオン状態を示すものと
なる。この時、レシーバ2−1の出力信号がオフ状態を
示す場合は、ドライバ1−2の異常と判定することがで
きる。
従って、ドライバ1−1〜l−nに入力する信号と、レ
シーバ2−1〜2−mの出力信号とにより、1対1の折
返回路を形成した場合と同様に折返試験を行うことがで
きる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
第2図は本発明の一実施例の説明図であり、ドライバ1
1−1〜11−8とレシーバ12−1〜12−3とのそ
れぞれの個数は、前述の従来例と同一である。この通信
装置14に於ける回線コネクタ13に折返コネクタ16
を装着して折返試験を行うものであり、折返コネクタ1
6は、ダイオード15により論理和接続した構成を有し
、ドライバ11−1〜11−3の出力の論理和をレシー
バ12−3に、ドライバ11−4〜11−6の出力の論
理和をレシーバ12−2に、ドライバ11−7.11−
8の出力の論理和をレシーバ12−1にそれぞれ入力す
る構成を有する場合を示す。
従って、折返コネクタ16は受動部品のみで構成され、
電源を必要としないことになる。
通信装置14のドライバ11−1〜11−8やレシーバ
12−1〜12−3の電気的な条件は、例えば、CCI
TT勧告V、勧告環に規定されているものであり、この
規定は、EIA規格R3−232−Cと同等であり、開
回路ドライバ出力電圧は25V以下、インタフェースに
於ける出力電圧は5■以上15V以下、“0”は−3v
以下、“1”は+3V以上となっている。
このCCITT勧告■、28に従ったドライバ11−1
〜11−8と、レシーバ12−1〜12−3とを用いた
場合、折返コネクタ16を回線コネクタ13に装着し、
例えば、ドライバ11−1〜11−3をオフ状態とする
信号(“0″)を入力した時、ダイオード15を介して
レシーバ12−3へ加えられる信号レベルは、−0,5
8Vとなった。又ドライバ11−1のみオン状態とする
信号(’1”)を入力した時、レシーバ12−3に加え
られる信号レベルは9.7■、又ドライバ11−1,1
1−2をオン状態とする信号を入力した時、レシーバ1
2−3に加えられる信号レベルは10、2 V、ドライ
バ11−1〜11−3を総てオン状態とする信号を入力
した時、レシーバ12−3に加えられる信号レベルは1
0.4 Vとなった。
従って、ドライバ11−1〜11−3を総てオフ状態と
する信号を入力する試験過程に於いて、ドライバエ1−
1〜11−3が正常ならば、その組に属するレシーバ1
2−3には、前述のように、−0,58Vが人力される
ことになり、レシーバ12−1〜12−3が少なくとも
OV以下の入力信号によって、“0”の出力信号となる
場合、レシーバ12−3の出力信号は“0”となる。即
ち、レシーバ12−3の出力信号を検出することによっ
て、ドライバ11−1〜11−3とレシーバ12−3と
を含む折返回路に“1”固定となる障害がないと判定す
ることができる。
次に、ドライバ11−1のみをオン状態とする信号を入
力すると、ドライバ11−1が正常ならば、前述のよう
に、この組に属するレシーバ12−3に、9.7■が人
力されることになり、レシーバ12−3の出力信号は“
1”となる。即ち、ドライバ11−1とレシーバ12−
3とは正常であると判定される。又レシーバ12−3の
出力信号が“0”の場合は、ドライバ11−1が異常と
判定される。以下順次、ドライバ11−2.11−3を
オン状態とする信号を入力し、レシーバ12−3の出力
信号を検出した時“1“であれば、この組は正常と判定
することができる。又ドライバ11−2をオン状態とす
る信号を入力した時、レシーバ12−3の出力信号が“
O”であれは、ドライバ11−2が異常と判定される。
このような試験過程は、前述の総てオフ状態とする信号
を入力する試験過程との順序は何れでも良いものである
前述の折返試験は、例えば、通信装置14の図示を省略
したプログラム制御部からの試験プログラムに従ってド
ライバ11−1〜11−8に信号を入力し、レシーバ1
2−1〜12−3の出力信号を判定することにより、連
続して自動的に行うことができる。又各組並列的に行う
ことができると共に、各組が異なる試験過程を実行する
ことも可能であり、第2図に示す構成の場合は、3回の
試験で、全ドライバ11−1〜11−8とレシーバ12
−1〜12−3とを含む折返試験が終了することになる
第3図は本発明の他の実施例の説明図であり、ドライバ
21−1〜21−8とレシーバ22−1〜22−3との
個数は前述の実施例と同数であり、この通信装置24の
折返試験を行う時、回線コネクタ23に折返コネクタ2
6を装着するものであり、この折返コネクタ26は、ド
ライバ21−1〜21−4の出力の論理和をレシーバ2
2−3に入力し、ドライバ21−5〜21−7の出力の
論理和をレシーバ22−2に入力し、又ドライバ21−
8の出力をレシーバ22−1に入力するように、ダイオ
ード25により論理和接続した場合を示す、なお、ドラ
イバ21−8とレシーバ22−1との間の折返回路を形
成するダイオード25は省略することが可能である。
この実施例も、前述の実施例と同様に、各組のドライバ
をオフ状態とする信号を入力して、レシーバ22−1〜
22−3の出力信号が“0″であるか否か検出する試験
過程と、各組のドライバを順次オン状態とする信号を入
力して、各組のレシーバの出力信号が“1”であるか否
か検出する試験過程とにより、ドライバ21−1〜21
−8とレシーバ22−1〜22−3とを含む折返経路の
正常性の試験を行うことができる。
折返コネクタ6.16.26の構成は、ドライバの個数
とレシーバの個数とに対応して種々の構成とすることが
可能であり、試験回数は一組に属するドライバの個数に
対応するものであるから、第2図に示す実施例のように
、レシーバの個数に従ってドライバを分配することが好
適である。
〔発明の効果〕
以上説明したように、本発明は、ドライバ1−1〜1−
nの個数より少ない個数のレシーバ2−1〜2−mを有
する通信装置4に於いて、回線コネクタ3に折返コネク
タ6を装着して折返試験を行うもので、この折返コネク
タ6は、任意数のドライバを組として1個のレシーバに
ダイオード5により論理和接続する構成を有し、任意数
のドライバを総てオフ状態とする信号を入力した時、そ
の組に属するレシーバにオフ状態の信号が入力されたか
否かを検出する試験過程と、順次ドライバをオン状態と
する信号を入力して、その組に属するレシーバにオン状
態の信号が入力されたか否かを検出する試験過程とを実
行するものであり、連続的に全ドライバと全レシーバと
を含む折返試験を行うことができると共に、ドライバを
順次オン状態として試験する過程により、節単に異常個
所を識別できる利点がある。
又折返コネクタ6は受動部品のみで構成されているから
、電源を必要とすることはなく、又ダイオード5の論理
和接続構成であるから、ドライバ1−1〜1−nとレシ
ーバ2−1〜2−mとの入出力信号レベルを変更した場
合でも、そのまま折返コネクタ6として使用することが
できる利点がある。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の一実施
例の説明図、第3図は本発明の他の実施例の説明図、第
4図は通信装置の要部ブロック図、第5図は回線対応部
の要部ブロック図、第6図第7図及び第8図は従来例の
説明図である。 1−1〜1−nはドライバ、2−1〜2−mはレシーバ
、3は回線コネクタ、4は通信装置、5はダイオード、
6は折返コネクタである。

Claims (1)

  1. 【特許請求の範囲】 複数のドライバ(1−1〜1−n)と、該ドライバ(1
    −1〜1−n)より少ない個数のレシーバ(2−1〜2
    −m)と、前記ドライバ(1−1〜1−n)及び前記レ
    シーバ(2−1〜2−m)を接続した回線コネクタ(3
    )とを備えた通信装置(4)に於いて、 任意数のドライバと1個のレシーバとを組として該任意
    数のドライバの出力の論理和が前記1個のレシーバの入
    力となるようにダイオード(5)により論理和接続した
    折返コネクタ(6)を、前記回線コネクタ(3)に装着
    し、 前記任意数のドライバを順次オン状態とする信号を入力
    し、該ドライバが属する組のレシーバの入力がオン状態
    となるか否か該レシーバの出力信号により試験する過程
    と、 前記任意数のドライバを総てオフ状態とする信号を入力
    し、該ドライバが属する組のレシーバの入力がオフ状態
    となるか否か該レシーバの出力信号により試験する過程
    とを含む ことを特徴とする折返試験方法。
JP63132588A 1988-06-01 1988-06-01 折返試験方法 Pending JPH01303837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63132588A JPH01303837A (ja) 1988-06-01 1988-06-01 折返試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63132588A JPH01303837A (ja) 1988-06-01 1988-06-01 折返試験方法

Publications (1)

Publication Number Publication Date
JPH01303837A true JPH01303837A (ja) 1989-12-07

Family

ID=15084852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63132588A Pending JPH01303837A (ja) 1988-06-01 1988-06-01 折返試験方法

Country Status (1)

Country Link
JP (1) JPH01303837A (ja)

Similar Documents

Publication Publication Date Title
US5663950A (en) Methods and systems for fault isolation and bypass in a dual ring communication system
JPH01303837A (ja) 折返試験方法
US5042038A (en) Data path checking system
JPH01253343A (ja) 通信制御装置
JPH09505187A (ja) 電気スイッチングアセンブリ
CN117452195A (zh) 一种适用于边界扫描任意链的测试系统及方法
JP3001505B2 (ja) 通話路インタフェースの試験方法
JPH05265886A (ja) 情報処理システム
JPS6337729A (ja) 伝送路の折返し試験制御方式
JPH03171942A (ja) データ送受信方式
JPH07182254A (ja) バス障害試験方式
KR200174314Y1 (ko) 자기 진단이 가능한 이더넷 단말 장치
JPS6356028A (ja) 光ル−プネツトワ−クにおける障害検出装置
JPS62121516A (ja) プロセス制御装置
JPH0491521A (ja) 通信制御装置の試験方法
JPS62291228A (ja) 伝送路の折返し試験制御回路
JPH01128635A (ja) 試験方式
JPH04150442A (ja) インタフェース試験方式
JPH02244834A (ja) 光信号受信装置の試験方法
JPH04317150A (ja) 入出力処理システム
JPS6171734A (ja) 半2重通信装置
JPS6161550A (ja) 同期式回線アダプタの診断方式
JPS61280131A (ja) 伝送システムの点検装置
JPH04349728A (ja) 折返し試験方式
JPH01137741A (ja) データ伝送装置