JPH01264232A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01264232A JPH01264232A JP63091568A JP9156888A JPH01264232A JP H01264232 A JPH01264232 A JP H01264232A JP 63091568 A JP63091568 A JP 63091568A JP 9156888 A JP9156888 A JP 9156888A JP H01264232 A JPH01264232 A JP H01264232A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- alignment marks
- lead
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に適用して特に有効な技術に関す
るもので、特に、リード部分にワイヤボンディング用の
アライメントマークを設ける半導体装置に利用して有効
な技術に関するものである。
るもので、特に、リード部分にワイヤボンディング用の
アライメントマークを設ける半導体装置に利用して有効
な技術に関するものである。
［従来の技術］
半導体集積回路の高集積化により、パッケージからの取
出しピン数が増え、従来のパッケージのように周辺部の
みを利用してリード線を取出すのでは限界が生じてきた
。そこで、 ＰＧＡ （Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ
）などのパッケージが用いられるようになってきた。
出しピン数が増え、従来のパッケージのように周辺部の
みを利用してリード線を取出すのでは限界が生じてきた
。そこで、 ＰＧＡ （Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ
）などのパッケージが用いられるようになってきた。
このようなパッケージを用いる半導体装置については、
例えば昭和６２年８月１日に日経マグロウヒル社から発
行された「日経マイクロデバイス」第５７頁〜第６９頁
に記載されている。その概要を説明すれば以下のとおり
である。
例えば昭和６２年８月１日に日経マグロウヒル社から発
行された「日経マイクロデバイス」第５７頁〜第６９頁
に記載されている。その概要を説明すれば以下のとおり
である。
第３図および第４図にはプラスチックＰＧＡを用いた半
導体装置の一例が示されている。
導体装置の一例が示されている。
これらの図面において符号１はガラス・エポキシまたは
トリアジン系の材料で形成されたプリント基板を表わし
ており、このプリント基板１の上面中央部には半導体チ
ップ２をマウントするための矩形のキャビティ３が設け
られている。このキャビティ３への半導体チップ２のマ
ウントはエポキシ系の接着剤または銀ペーストを介して
行なわれる。
トリアジン系の材料で形成されたプリント基板を表わし
ており、このプリント基板１の上面中央部には半導体チ
ップ２をマウントするための矩形のキャビティ３が設け
られている。このキャビティ３への半導体チップ２のマ
ウントはエポキシ系の接着剤または銀ペーストを介して
行なわれる。
また、プリント基板１における上記キャビティ３を囲繞
する部分の上面には銅箔をエツチングすることによって
形成されたリード４が多数配され。
する部分の上面には銅箔をエツチングすることによって
形成されたリード４が多数配され。
このリード４の一側は上記半導体チップ２のボンディン
グパッド２ａに対して金ワイヤ６を介して電気的に接続
されると共に、リード４の他側はプリント基板１に垂設
されたリードビン５に電気的に接続されている。
グパッド２ａに対して金ワイヤ６を介して電気的に接続
されると共に、リード４の他側はプリント基板１に垂設
されたリードビン５に電気的に接続されている。
さらに、この半導体装置においては、プリント基板１上
に、中央部に開ロアａが形成された封止枠（ダム）７が
固着されており、この封止枠７の開ロアａ内にはエポキ
シ系の樹脂がボッティングによって充填されている６ ところで、このような半導体装置の製造にあたっては、
ワイヤボンディングの際、パッケージの設置状態（傾き
９位置）や半導体チップ２のプリント基板１への固着状
態（傾き９位置）を認識し、その認識結果に基づいてワ
イヤボンディングがなされる。このため、リード４およ
び半導体チップ２にアライメントマークを設けている。
に、中央部に開ロアａが形成された封止枠（ダム）７が
固着されており、この封止枠７の開ロアａ内にはエポキ
シ系の樹脂がボッティングによって充填されている６ ところで、このような半導体装置の製造にあたっては、
ワイヤボンディングの際、パッケージの設置状態（傾き
９位置）や半導体チップ２のプリント基板１への固着状
態（傾き９位置）を認識し、その認識結果に基づいてワ
イヤボンディングがなされる。このため、リード４およ
び半導体チップ２にアライメントマークを設けている。
このうち半導体チップ２のアライメントマークとしては
。
。
例えば、半導体チップ２内の特徴ある配線がそのまま用
いられる。
いられる。
一方、リード４に設けられるアライメントマークは次の
ようにして構成されている。
ようにして構成されている。
即ち、第３図において符号４ａはリード４に付設された
アライメントマークを表わしており、このアライメント
マーク４は、角隅部に配されたり−ド４に設けられてい
る。このアライメントマーク４ａはリード４ａの側部を
一部膨出させ、この膨出部分に円形の切欠きを設けるこ
とによって構成されている。
アライメントマークを表わしており、このアライメント
マーク４は、角隅部に配されたり−ド４に設けられてい
る。このアライメントマーク４ａはリード４ａの側部を
一部膨出させ、この膨出部分に円形の切欠きを設けるこ
とによって構成されている。
また、第５図に示すように、リード４の一部を円形に切
欠くことによって構成される場合もある。
欠くことによって構成される場合もある。
［発明が解決しようとする課題］
しかしながら、最近の半導体集積回路においては益々高
集積化が進んでおり、リード４の本数が増える傾向にあ
る。そして、その場合には角隅部にもリード４を高密度
で配設する必要が生じ、対向線上に存在するリード・４
の側部を膨出させて該部に切欠きを設けることができな
くなる。また半導体集積回路の高集積化に伴って、リー
ド４の幅も益々狭くなる傾向にある。その結果、１本の
リード４内に円形の切欠きを設けることもできなくなる
。
集積化が進んでおり、リード４の本数が増える傾向にあ
る。そして、その場合には角隅部にもリード４を高密度
で配設する必要が生じ、対向線上に存在するリード・４
の側部を膨出させて該部に切欠きを設けることができな
くなる。また半導体集積回路の高集積化に伴って、リー
ド４の幅も益々狭くなる傾向にある。その結果、１本の
リード４内に円形の切欠きを設けることもできなくなる
。
その結果、多ビン型の半導体装置にあっては。
リードフレームを用いて製造される半導体装置のように
全ビン認識をあえて行なうか、別の新たなる工夫をしな
ければならなかった。
全ビン認識をあえて行なうか、別の新たなる工夫をしな
ければならなかった。
本考案は、かかる点に鑑みなされたもので、多ビン型の
半導体装置に適するアライメントマークを提供すること
を目的としている。
半導体装置に適するアライメントマークを提供すること
を目的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明らかに
なるであろう。
ついては１本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
即ち、本発明に係る半導体装置は、隣合う２本のリード
の対向部分にそれぞれ切欠きを設け、それら切欠きによ
って区画される部分をアライメントマークとしたもので
ある。
の対向部分にそれぞれ切欠きを設け、それら切欠きによ
って区画される部分をアライメントマークとしたもので
ある。
［作用］
上記した手段によれば、隣合う２本のリードの対向部分
にそれぞれ切欠きを設け、それら切欠きによって区画さ
れる部分をアライメントマークとしているので、アライ
メントマーク形成のために１本のリードが負担する切欠
き量が減少するという作用によって、リードの側部を膨
出させることなくアライメントマークの形成ができると
共に、リード幅の小さい半導体装置にも容易にアライメ
ントマークが形成できることになる。
にそれぞれ切欠きを設け、それら切欠きによって区画さ
れる部分をアライメントマークとしているので、アライ
メントマーク形成のために１本のリードが負担する切欠
き量が減少するという作用によって、リードの側部を膨
出させることなくアライメントマークの形成ができると
共に、リード幅の小さい半導体装置にも容易にアライメ
ントマークが形成できることになる。
［実施例］
以下、本発明に係る半導体装置の実施例を図面に基づい
て説明する。
て説明する。
第１図および第２図には本発明に係る半導体装置が示さ
れている。
れている。
同図において符号１１はガラス・エポキシまたはトリア
ジン系の材料から形成された矩形のプリント基板を表わ
している。このプリント基板１１の上面中央部には矩形
のキャビティ１３が設けられ、このキャビィティ１３に
は銀ペーストまたはエポキシ系の接着剤を介してゲート
アレイ、マイクロコンピュータ等の半導体チップ１２が
マウントされている。また、プリント基板１１にはキャ
ビティ１３の周辺部にリード１４が多数配設されている
。このリード１４は銅箔をエツチングすることによって
形成されており、リード１４の一側は上記半導体チップ
１２のボンディングパッド１２ａに対して金ワイヤ１６
を介して電気的に接続されると共に、リード１４の他側
はプリント基板１１に垂設されたり一ドピン１５に電気
的に接続されている。さらに、この半導体装置において
は。
ジン系の材料から形成された矩形のプリント基板を表わ
している。このプリント基板１１の上面中央部には矩形
のキャビティ１３が設けられ、このキャビィティ１３に
は銀ペーストまたはエポキシ系の接着剤を介してゲート
アレイ、マイクロコンピュータ等の半導体チップ１２が
マウントされている。また、プリント基板１１にはキャ
ビティ１３の周辺部にリード１４が多数配設されている
。このリード１４は銅箔をエツチングすることによって
形成されており、リード１４の一側は上記半導体チップ
１２のボンディングパッド１２ａに対して金ワイヤ１６
を介して電気的に接続されると共に、リード１４の他側
はプリント基板１１に垂設されたり一ドピン１５に電気
的に接続されている。さらに、この半導体装置において
は。
プリント基板１１の上面に、中央に開口部１７ａを有す
る封止枠（ダム）１７が載設され、この封止枠１７の開
口１７ａにはエポキシ系の樹脂がポツティングによって
充填されている。
る封止枠（ダム）１７が載設され、この封止枠１７の開
口１７ａにはエポキシ系の樹脂がポツティングによって
充填されている。
ここで、上記封止枠１７における開口１７ａ内に露出す
るリード１４のうち略対角線上に位置するリード部分に
はアライメントマーク１４ａが付されている。この実施
例の半導体装置においては。
るリード１４のうち略対角線上に位置するリード部分に
はアライメントマーク１４ａが付されている。この実施
例の半導体装置においては。
各アライメントマーク１４ａは隣合う２本のり−ド１４
に跨って形成されている。
に跨って形成されている。
つまり、隣合う２本のり−ド１４の対向部分には半月状
の切欠きがそれぞれ設けられ、それら切欠きによって区
画される部分がアライメントマーク１４ａとなされてい
る。
の切欠きがそれぞれ設けられ、それら切欠きによって区
画される部分がアライメントマーク１４ａとなされてい
る。
このアライメントマーク１４ａの認識は通常法のように
して行なわれる。
して行なわれる。
即ち、リード１４に光を投射して、その反射光をＣＯＤ
等によって検出し、アライメントマーク１４ａに合致す
る部分をデイスプレィ上で見出すことによってなされる
。そして、このリード１４に設けられたフライメントマ
ーク１４ａの認識によってパッケージの設置状態が検知
される。
等によって検出し、アライメントマーク１４ａに合致す
る部分をデイスプレィ上で見出すことによってなされる
。そして、このリード１４に設けられたフライメントマ
ーク１４ａの認識によってパッケージの設置状態が検知
される。
一方、半導体チップ１２のパッケージへの固着状態は半
導体チップ１２に設けたアライメントマークを見出すこ
とによって検知される。
導体チップ１２に設けたアライメントマークを見出すこ
とによって検知される。
そうして、これら各状態が検知された後実際のワイヤボ
ンディングが施行される。
ンディングが施行される。
上記のように構成された半導体装置によれば次のような
効果を得ることができる。
効果を得ることができる。
即ち、上記実施例の半導体装置によれば、隣合う２本の
り−ド１４の対向部分に切欠きをそれぞれ設け、それら
切欠きによって区画される部分をアライメントマーク１
４ａとして用いるようにしているので、アライメントマ
ーク１４ａの形成のため１本のり−ド１４に加わる負担
が軽減される。
り−ド１４の対向部分に切欠きをそれぞれ設け、それら
切欠きによって区画される部分をアライメントマーク１
４ａとして用いるようにしているので、アライメントマ
ーク１４ａの形成のため１本のり−ド１４に加わる負担
が軽減される。
従って、多ピン型の半導体装置にも容易にアライメント
マーク１４ａを設けることが可能となる。
マーク１４ａを設けることが可能となる。
その結果、多ピン型半導体装置のワイヤボンディングの
スループットの向上が図れ、ひいては安価なる半導体装
置の提供が可能ζなる。
スループットの向上が図れ、ひいては安価なる半導体装
置の提供が可能ζなる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、上記半導体装置では、リード１４に半月状の切
欠きを設けるようにしているが、その切欠きの形状は上
記に限定されるものでないことは言うまでもない。
欠きを設けるようにしているが、その切欠きの形状は上
記に限定されるものでないことは言うまでもない。
また、上記半導体装置では、プラスチックＰＧＡを例に
説明したが、セラミックＰＧＡまたはＬＣＣ等にも適用
できる。
説明したが、セラミックＰＧＡまたはＬＣＣ等にも適用
できる。
［発明の効果］
水頭において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、本発明に係る半導体装置では、隣合う２本のリー
ドの対向部分に切欠きを設け、それら切欠きによって区
画された部分をアライメントマークとして用いるように
したので、多ピンのものにも容易にアライメントマーク
を施すことが可能となる。その結果、多ビン型の半導体
装置におけるワイヤボンディングの信頼性の向上を図れ
ることになる。
ドの対向部分に切欠きを設け、それら切欠きによって区
画された部分をアライメントマークとして用いるように
したので、多ピンのものにも容易にアライメントマーク
を施すことが可能となる。その結果、多ビン型の半導体
装置におけるワイヤボンディングの信頼性の向上を図れ
ることになる。
第１図は本発明に係る半導体装置の実施例の平面図、
第２図は第１図の半導体装置の縦断面図。
第３図は従来の半導体装置の平面図、
第４図は第３図の半導体装置の縦断面図。
第５図は従来の他の半導体装置の平面図である。
１１・・・・プリント基板、１２・・・・半導体チップ
、１４・・・・リード、１４ａ・・・・アライメントマ
ーク、１６・・・・金ワイヤ。 第 １ 図 第 ２ 図 第３図 第 ４ 図 第５図
、１４・・・・リード、１４ａ・・・・アライメントマ
ーク、１６・・・・金ワイヤ。 第 １ 図 第 ２ 図 第３図 第 ４ 図 第５図
Claims (1)
- 【特許請求の範囲】 １、基板の上面中央部に半導体チップが固着されると共
に、その周辺部に多数のリードが配設され、さらに、一
部のリードにワイヤボンディング用のアライメントマー
クが施され、このアライメントマークの認識を通じて該
半導体チップのボンディングパッドと上記リードとをワ
イヤによって接続するようにされた半導体装置において
、隣合う２本のリードの対向部分に切欠きをそれぞれ設
け、それら切欠きによって区画された部分をアライメン
トマークとしたことを特徴とする半導体装置。 ２、対角位置あるいは対向位置にある各２本のリードに
切欠きをそれぞれ設けたことを特徴とする請求項１記載
の半導体装置。 ３、上記切欠きを半月状に形成したことを特徴とする請
求項１または請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091568A JPH01264232A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63091568A JPH01264232A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264232A true JPH01264232A (ja) | 1989-10-20 |
Family
ID=14030127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091568A Pending JPH01264232A (ja) | 1988-04-15 | 1988-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264232A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216277A (en) * | 1991-10-31 | 1993-06-01 | National Semiconductor Corporation | Lead frames with location eye point markings |
| JP2023037262A (ja) * | 2021-09-03 | 2023-03-15 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20240186260A1 (en) * | 2022-12-06 | 2024-06-06 | Lx Semicon Co., Ltd. | Semiconductor device |
-
1988
- 1988-04-15 JP JP63091568A patent/JPH01264232A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216277A (en) * | 1991-10-31 | 1993-06-01 | National Semiconductor Corporation | Lead frames with location eye point markings |
| JP2023037262A (ja) * | 2021-09-03 | 2023-03-15 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| US20240186260A1 (en) * | 2022-12-06 | 2024-06-06 | Lx Semicon Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| US5195023A (en) | Integrated circuit package with strain relief grooves | |
| US5436500A (en) | Surface mount semiconductor package | |
| US20020030259A1 (en) | Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| US7135760B2 (en) | Moisture resistant integrated circuit leadframe package | |
| US5406119A (en) | Lead frame | |
| KR950014677B1 (ko) | Ic 실장장치 | |
| JPH01264232A (ja) | 半導体装置 | |
| KR950034696A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| US20050017354A1 (en) | Arrangement for reducing stress in substrate-based chip packages | |
| KR100244708B1 (ko) | 반도체 패키지 | |
| JPH10150120A (ja) | プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR100351926B1 (ko) | 비·지·에이 패키지 | |
| KR980012334A (ko) | 적층형 반도체 칩 패키지와 그 제조방법 | |
| KR200235610Y1 (ko) | 적층형반도체패키지 | |
| KR100256304B1 (ko) | 적층형 패키지 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| KR0156335B1 (ko) | 타이 바를 이용한 반도체 칩 패키지 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| KR100401143B1 (ko) | 반도체 패키지 제조용 히트블럭 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR19980027396A (ko) | 다핀형 버틈 리드 패키지 |