JPH01264314A - 制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬＳＩパッケージ内の回路を制御する友めにＬ
ＳＩに内蔵される制御回路に係り、特に、制御ピン数の
制約が厳しいＬＳＩＫ好適な制御回路に関する。

〔従来の技術〕

一般１ｃ、ＬＳＩへの制御信号の供給方法として、第４
図に示すように、ＬＳＩ内部にデコーダ１４を内賦し、
５つの制御入力信号の２値レベルを設定し、制御切換信
号を入力することにより、２３個の制御信号出力のどれ
か１個の制御信号出力を得る方法が知られている。

また、他の供給方法として、第５図に示すように、ＬＳ
Ｉ内部に計数回路１０とデコーダ１４ヲ設け、第６図の
タイムチャートに示すように、リセット信号２５により
計数回路の初値設定をしｔ後に、制御入力信号１５より
計数回路１０を計数動作させ、計数出力をデコーダ１４
０制御入力信号として用いる方法がある。

同、従来技術に関連するものとして、特開昭５８−１６
４３２０号がある。

〔発明が解決しようとする課題〕

上記従来技術の第１の方法は、必要とする制御イぎ号の
増加に比例して制御入力信号、すなわちＬＳＩパッケー
ジのピン数が増加し、第２の方法でも必要な制御信号を
得るためにはＬＳＩパッケージのビン数を３ピン増加さ
せる必要がある。パッケージの端子数の増加は、経済上
、実装上の観点から極力避ける必要がある。

本宛明の目的は、ＬＳＩの端子ａ′を増加させることな
く必要な制御信号を得る制御回路を提供することにある
。

〔課題を解決する几めの手段〕

上記目的は、制御入力１ｇ号のレベル変化を検出するレ
ベル変化検出回路と、？ｌ１ｌＪ　（ｉｌｌｊ入力侶号
の信号ル変化の同Ｍを検出できる周期計数回路と、制御
入力信号のレベル変化の継続か否かにより、前記周期＃
数回路に依存したレベルか制御入力信号レベルか’ｒｓ
伏する選択回路を設け、入力クロックに同期し交り七ツ
）　４Ｆ！ｉ号と制御切換信号を１史用することにより
、達成される。

〔作用〕

リセット信号と制御切換信号は入力クロックに同期し予
め設定し次間隔で交互に制御回路に入力される。

レベル変化検出回路は、制御入力信号の肥ヒレベルにＩ
ＷＩＭシてその出力１直を反転する反転回路と該反転回
路の一遷移削の状態を保持するラッチ回路との排他に１
埋和をとり、この排他論理和出力を前記制御切替信号で
維持するように動作し、前記リセット信号で反転回路と
ラッチ回路をリセットすることにより、リセット信号か
ら、制御切換信号１での間でのレベル変化を検出する。

一方、周期計数回路は、計数（ロ）路をリセット信号で
リセットした後に入力制御信号の予め設定し九一方のレ
ベルでクロックに同期して計数動作し、＆足し九レベル
から他方のレベルへの変化点で計数値金ラッチ回路で株
付し、レベル変化後は計数回路ｔＶ上セツト、再びレベ
ル変化が生じ次場合は、計数動作と計数値の保持そして
計数回路のリセットを繰返すことにより、レベル変化周
期に対応した＃Ｔ畝埴を侍るよ５に動作する。また、前
述のレベル変化検出回路でレベル変化が検出され九時の
み計数を可能とするよう構成することにより、計数回路
の誤動作防止及びγ内費醒力の増力口を防止することが
可能となる。

上記し九−運の動作によりレベル変化周期に対応した計
数値をラッチ回路よりＷＪｌの制＠Ｊ信号として得る。

また、選択回路は、リセット信号と制御切換信号との間
にレベル変化が継続し九場合は、計ｅｉＩｆＫ依存し几
予め設定し九制御値を選択し、レベル変化が継続しない
場合は制御入力信号を出力するよう動作する。これによ
って、第２の制＃便号を、制御入力信号のレベル変化継
続時はＬＳＩ内部の計数値に依存し比値より得、レベル
変化の継続がない場合は制御入力信号より得ることがで
きる。

ここで、選択回路の切換制御に第１の制御信号が計数回
路のリセット状態に対応している場合、すなわち、リセ
ット信号と制御切換信号との間で制［有］入力信号が一
度だけ変化して変化が継続しなかつｔ場合は、切換制御
はせず制御入力信号のレベルを出力するように動作する
。それによって、リセット信号と制御切換４６号のイン
ターバルより長周期で変化するＬ８１１１ｆｆＩｌ端子
と４ｉ：発明で１史用する制御入力信号端子を兼用して
も何ら問題とならない。

ま之、リセット信号と制御切換信号のインターバルは、
第１の制＃信号の必要数に比例して予め改定すれは艮い
。

〔英翔例〕

以下、本発明の一実施例を第１図乃至第３図を参照して
説明する。

第１図は本発明の一実施例に係る制御回路の構成図であ
り、第２図はリセット信号と制御切替信号のインターバ
ルより入力信号が長周期で変化する場合の制御回路のタ
イミングチャートであり、第５図はリセット信号と制御
切替信号のインターバルより入力信号が短周期で変化す
る場合の制御回路のタイミングチャートである。

＠１図において、不利（至）回路は、レベル変化検出回
路３７と、周期計数回路３９と、選択回路４ｏで構成さ
れる。レベル変化検出回路６７は、ラッチ回路１，２．
４と、排他的論理和ゲート３と、オアゲート５６から成
る。周期計数回路３９は、アンドゲート５，７．８と、
オアゲート９と、計数回路１０と、ラッチ回路１１，１
２．１３から構成される。選択回路４０は、ゲート回路
４１と、オアゲート４３と、アンドゲート４４と、セレ
クタ４２から成る。

以下、制御回路の動作を、第２図、第３図のタイミング
チャートに従って詳細に説明する。入力端子４６にはパ
ルス形状もしくは高レベル又は低レベルを継続する２１
直レベルの制御入力信号１５が印加され、入力端子４９
にはクロック信号１６が印加される。ま友、入力端子４
７．４８には夫々リセット信号２５と制御切換信号２６
が第２図、第３図に示されるように交互に印加される。

今、リセット信号２５が入力されると、レベル変化検出
回路３７のラッチ回路１と２がリセットされ、排他論理
３の出力は低レベルとなり、制御切換１ｇ号２６のタイ
ミングでラッチ回路４は排他論理３の出力レベルをレベ
ル変化検出出力１７として出力する。これより、リセッ
ト信号２５が入力された後で制御入力信号１５のレベル
変化が発生すると、ラッチ回路１の出力値は反転して排
他論理３の出力は高レベルとなり、制御切換１Ｍ号２６
のタイミングで、レベル変化検出出力１７が高レベルと
なる。

一方、周期計数回路３９では、リセット信号２５により
計数回路１０２＞ｉ！Ｊセットされ、制御入力信号１５
が低レベルのときには、ゲート回路７．９によりクロッ
ク信号１６に同期して計数回路１０をリセット状態とす
る。制御入力信号１５が高レベルのときには、計数回路
１０はゲート回路５．８によりクロック信号１６に同期
して計数動作を行ない、制御入力信号１５の高レベルか
ら世レベルへの変化タイミングで計数値出力５０．５１
及び３２がラッチ回路１１゜１２及び１３に保持される
。このように、制御入力信号１５のレベル変化に追従し
て、計数動作と計数値保持そして計数回路１０のリセッ
ト状態り返し、制御入力信号１５の変化周期に対応しｔ
周期計数値出力５５．５４及び６５すなわち、第１の制
御信号を侍る０本＊施例では、前述のレベル変化検出出
力１７により、ゲート回路５を用いて計数動作を制限す
る。こ、れにより、制御入力信号１５が高レベルで継続
した場曾、計数制限出力５８が低レベルとなり計数回路
１０は動作せず、本回路の付加による消費電力の増加を
防止できる。

リセット信号２５と制御切換信号２６とのインターバル
で制御入力信号１５が高レベルから低レベルへ一度だけ
変化した場合、レベル変化検出出力１７は高レベルとな
るが制御入力信号１５が低レベルの几め計数動作は行な
われず、周期計数出力閃３４そして３５はリセット状態
と同一である。一方、制御入力信号１５が低レベルから
高レベルへ一度だけ変化した場合、レベル変化検出出力
１７は高レベルとなり、計数制限出力５８も高レベルと
なり計数動作を開始するが、制御入力信号１５の高レベ
ルから憶レベルへの変化がないため、ラッチ回路１ｔ１
２及び１３は計数値出力５０．５１及び５２の結果に無
関係にリセット状態と同一の状態を保つ。

選択回路４０は、前述のインターバル内で制御入力信号
１５のレベル変化が継続し几場合、すなわち、レベル変
化検出がなされ、さらに周期計数出力がリセット状態で
ない場合に、ゲート回路４５．４４によりセレクタ４２
がゲート回路４１の出力を選択する。ここで、ゲート回
路４１は周期計数値に依り、予め設定し九レベルを出力
するよう宿成することにより、周期計数値に依存した任
意のレベルを第２の訓告信号出力３６として得る。一方
、前述のインターバル内で、制御入力信号１５０レベル
変化がない場合及び−農だけのレベル変化のみの場合は
、セレクタ４２の選択により制御入力信号１５ヲ第２の
制＠Ｊ僅号出力３６として出力する。

以上、詳述し友ように、リセット信号２５と制御切換信
号２６とのインターバルより長い周期で変化する入力信
号１５に対しては、本発明は何ら影響を与えず、前述し
次インターバル内で継続してレベル変化し友場合のみに
動作する。これによりり、ＳＩビンの兼用１史用が可能
となる。

ま次、リセット信号２５とＩ′ｆｆ１Ｉ＃切換信号２６
は入力クロックに同期し九計数回路とゲート回路の組合
せにより作成できる。逼富、ＬＳＩ内ではクロック信号
で動作する計数（ロ）路が配置されていることが多く、
リセット信号２５と制御切換信号２６を得ることは何ら
問題とならない。すなわち本発明の適用の際、クロック
信号１６はＬＳＩ端子の他のクロック入力信号で代用が
でき、高々制御入力信号用の端子を設ければ艮い。

〔発明の効果〕 以上に詳述したように本発明によれば、ＬＳＩの端子数
の増加を高々１ピンに押さえ、任意の制御（ｙ号を得る
ことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る制御回路の構成図、第
２図及び第３図は第１図に示す制御回路の動作タイミン
グチャート、第４図及び第５図は従来の制御回路の構成
図、第６図は第５図に示す制御回路の動作タイミングチ
ャートである。 １５・・・制御入力信号、１６・・・クロック信号、１
７・・・レベル変化検出出力、２５・・・リセット信号
、２６・・・制御切替信号、３３．３４．３５．３６・
・・制御出力信号、３７・・・レベル変化検出回路、３
９・・・周期計数回路、４０・・・迷択回路。 第十図 萬Δ　圓

Claims (1)

【特許請求の範囲】
1. １、入力クロックに同期し、予め設定された間隔で交互
   に入力するリセット信号と制御切替信号との前記間隔中
   での、前記入力クロックに同期した入力２値レベル信号
   のレベル変化の有無を検出して前記制御切替信号により
   そのレベル変化検出出力を維持するレベル変化検出回路
   と、該レベル変化検出回路によりレベル変化が検出され
   た場合に前記入力２値レベル信号の予め設定した一方の
   レベルで前記入力クロックに同期して計数動作を行い他
   方のレベルでリセット状態となる計数回路を有すると共
   に一方のレベルから他方のレベルへの変化点で該計数回
   路の計数値を保持する複数のラッチ回路を有し且つ前記
   リセット信号が出力されたときは前記計数回路をリセッ
   ト状態にすると共に前記レベル変化検出回路でレベル変
   化が検出されない場合には前記ラッチ回路をリセット状
   態とし前記計数回路の計数動作を停止するように動作し
   前記入力２値レベル信号のレベル変化周期を計数する周
   期計数回路と、前記リセット信号と前記制御切替信号と
   の時間内に前記入力２値レベル信号の変化が継続した場
   合に前記ラッチ回路の出力信号に依存して予め定められ
   たレベルを選択し前記入力２値レベル信号のレベル変化
   が継続しない場合は前記入力２値レベル信号を選択する
   選択回路とを備えて成り、前記ラッチ回路の出力信号を
   第１の制御出力信号とし、前記選択回路の出力信号を第
   ２の制御出力信号とすることを特徴とする制御回路。