JPH01264670A - デジタル記録のエラーチェック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、オーディオ信号等をデジタル化してディスク
記録媒体等に記録し、再生するに有用なデジタル記録の
エラーチェック方式に関する。

音声や楽音等の所謂オーディオ信号をデジタル化してデ
ィスク記録媒体に記録する場合、従来−般に次のように
している。即ち、オーディオ信号の１サンプル分を１ワ
ードのデータ信号とし、数ワードのデータ信号り８．〜
．Ｄｎに対してＰ＝ΣＤｉ ｉ＝１ Σ：ＭＯＤ２演算 Ｔ：マトリックス なる各１ワードのパリティ信号Ｐ、Ｑを付加する。

そしてこれらをインターリーブしてバースト性のエラー
に対する対策を施した後、１ワ一ド分に相当する第１の
同期信号Ｓｙｎ　ｃとエラーチェック信号ＢＣＣを付加
して第１図に示す如き小ブロック、つまり第１ブロック
を形成している。更に複数の上記第１ブロックを統合し
これに第２の同期信号Ｓｙｃおよび制御信号Ｃｏｃを付
加して第２ブロックを形成し、これを−単位として記録
に適したＭＦＭ等の符号変換を施してディスク記録媒体
に記録している。伺、上記制御信号Ｃａｃは多１化チャ
ンネル数やデータ信号の検索に用いられるアドレス情報
等を含むものである。

しかして上記第１図に示すフォーマットでディスク記録
媒体に記録された信号は、例えば第２図に示す構成の再
生装置にて再生復元される。即ち、符号変換装置１は前
記ＭＦＭ化された信号を元のデジタル信号形態に復元し
ており、クロック再生回路２は再生信号のタロツク、つ
まりビット同期信号を再生している。同期分離回路３は
上記再生クロックに従って前記再生信号中から第２ブロ
ック１こ付与された第２の同期信号Ｓｙｃを再生し、第
２ブロックの同期確立を行っている。また同期分離回路
４は上記第２の同期信号Ｓｙｃと再生クロックとに従っ
て再生信号中から前記第１の同期信号８ｙｎｃを再生し
ている。これによって前記第１ブロックの同期が確立さ
れる。しかしてメモリ５は上記第１および第２の同期信
号に従って再生信号中のデータ信号およびパリティ信号
を順次所定のアドレスに書き込むと共に、エラーチェッ
ク回路６にて分離されたエラーチェック信号ＥＣＣを各
ワードにそれぞれ付与している。このメモリ５にて上記
データ信号およびパリティ信号がデインターリーブされ
て出力される。エラー訂正回路７は上記出力信号を入力
し、パリティ信号Ｐ、Ｑに基づくデータ信号ＤＩ、〜、
Ｄｎのエラー訂正を施すもので、その訂正出力はＤ／Ａ
変換器８にてアナログ信号に変換されている。また制御
信号再生回路９は前記第１および第２の同期信号に従っ
てメモリ５からの出力信号中より前記制御信号ＣＢＣを
分離し再生している。この制御信号ＣＢｃに従ってデマ
ルチプレクサ１０が作動し、前記アナログ変換されたデ
ータ信号を所定のチャンネルｌこ出力している。かくし
て、ディスク記録媒体に記録された信号の再生復元が行
われる。

ところで、上記信号再生を正しく行う為には第１および
第２の同期信号の再生が重要な課題となる。例えば同期
信号位置が正規の位置から外れると各データワードが大
きく狂い、この結果信号品質の著しい劣化を招く。そこ
で従来より第２の同期信号にて第２ブロックの同期確立
を図り、その上で第１の同期信号により第１ブロックの
同期確立を図るようにしているが、第１および第２なる
２つの同期信号を要する為に制御が煩雑であった。

ット数を多くして正確化を図る必要がある。これ故同期
分離回路３のハード構成が相当複雑化した。

更には一定時間にディスク記録媒体より再生されるデー
タ信号のサンプル数とアナログ信号に変換される信号の
サンプル数を等しくしなければならないと云う課題があ
る。この一定時間は一般的には上記第２ブロックを一単
位として定められる。

このとき、同期信号やチエツク信号等を含む信号を再生
しなければならないので、例えば１ブロック描りのサン
プル数をｎ、第２ブロックがｒ個の第１ブロックから形
成されるものとすると、そのデータワード数は（ｎ＋３
）ｘｒにも達する。一方、これらワード中のサンプルデ
ータ数はｎ（ｒ−１）である。これらのデータ数を時間
的に一致させる必要がある。ところが上記比は一般に整
数にはならず、これが為に制御系のクロックが相当複雑
化し、マスタークロツタの周波数を十分高く設定する必
要がある。また、これに起因してシステム的Ｊこ大きな
制限を受けた。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、２段階のエラーチェック信号を用いる
ことにより確実に同期を確立できて記録再生制御の簡略
化と、その制御系におけるクロック制御の簡素化を図り
、上記した従来方式の欠点を解消した効果的な記録再生
を行い得るデジタル記録のエラーチェック方式を提供す
ることにある。

以下、本発明方式の一実施例を適宜図面を参照して説明
する。

第３図は基本的なデータフォーマットを示すもので、複
数ワードのデータ信号にパリティ信号Ｐ１Ｑを各１ワー
ド付加すると共にエラーチェック信号ＥＣＣを１ワード
付加し、更に１ワ一ド分の情報ピット群を以って第１ブ
ロックを形成する。そして、上記＠１ブロックを複数個
才とめて第２のブロックを形成するようにしている。こ
の場合、上記情報ビット群には第１ブロックの同期確立
用の同期信号ｆ９ｙｎ　ｃを挿入すると共に、制御信号
ＣＢを挿入する。上記制御信号ＣＢは第２ブロックの全
体ｌこ亘って各第１ブロックからそれぞれ分離抽出して
まとめた際同図に示すように第２の同期信号Ｓｙｃ制御
情報信号ｅｓｃおよびこれら信号に対するエラーチェッ
ク用のエラーチェック信号ＣＩＣを形成するものである
。換言すれば、同期信号Ｓｙｃ制御情報信号ＣＢＣおよ
びエラーチェック信号ＣｌＩＣからなるブロックの制御
信号ＣＢを第２ブロックを構成する第１ブロックの数に
応じて分割、例えば等分割し、これらを第１ブロックの
各情報ビット群の所定位置ｌこそれぞれ挿入してデータ
フォーマットを形成する。伺、この場合、第１ブロック
の情報ビット群位置は仕様に応じて任意に定めればよい
ものであるが、一般的にはブロック同期確立等を考慮し
て第１ブロックの冒頭に定めた方が好都合である。つま
り、第３図に示すようをこ同期信号Ｓｙｎ　ｃに続いて
制御信号ＣＢを挿入してｌワードを構成し、これｌこ続
いて複数ワードのデータ信号、パリティ信号Ｐ、Ｑそし
て各ワードに対するエラーチェック信号ＦＣＣを付加し
たデータフォーマットとすればワード同期が周期的とな
り、ハード構成上においても都合が良い。

第４図は上記データフォーマットに従ってオーディオ信
月をデジタル化してディスク記録媒体に記録し、これを
再生して復元するデジタル記録再生装置の概略構成図で
あり、Ａは記録部、Ｂは再生部を示している。以下、こ
の装置の構成と作用に従い、本方式の具体例を説明する
。

ｎチャンネルのオーディオ入力信号はマルチプレクサ１
１を介して時分割多重化されて入力される。Ａ／Ｄ変換
器１２は上記入力信号をそれぞれ所定のサンプリング周
期で、例えば１サンプル１６ビツトのデジタルデータ信
号に変換している。上記１６ビツトのデータ信号は、こ
れを１ワードとしてパリティ付加回路１３に供給され、
前記したＭＯＤ２演算によるパリティ信号Ｐ、Ｑが伺加
されてメモリ１４に順次書き込まれる。このメモリ１４
にて、上記データ信号およびパリティ信号Ｐ１Ｑに対す
るインターリーブ処理が施される。一方、制御信号発生
回路１５は入力信号のチャンネル数やデータ信号に対す
るアドレス情報、例えば上記データ信号が音楽を示す場
合、その曲の頭出しに必要な情報等の制御情報信号ＣＢ
Ｃを前記データ信号に対応して発している。この制御情
報信号ＣＢＣを入力するチエツク信号発生回路１６は同
信号ＣＢＣに対するエラーチェック信号Ｃｇｃを生成し
、これを加算器１７に供給して前記制御情報信号ＣＢＣ
ｌこ付加している。また制御信号用同期信号発生回路１
８は制御信号ＣＢに対する第２の同期信号Ｓｙｃを発し
ており、加算器１９はこれらを適宜選択抽出し、各信号
を所定の位置に配している。

従って加算器１９の出力信号系列は、同期係号Ｓｙｃあ
るいは制御情報信号ＣＢＣ等からなる制御信号ＣＢＣｌ
こ複数ワードのデータ信号とパリティ信号Ｐ、Ｑが続い
たものとなる。しかして信号用エラーチェック回路２０
は上記信号系列に対してエラーチェック信号ＥＣＣを発
し、加算器２１にて上記信号系列に付加している。信号
用同期信号発生回路２２は第１ブロックの周期に応じた
間隔で同期信号５ｙｎｃを発しており、加算器２３は上
記同期信号５ｙｎｅを上記信号系列の冒頭、つまり第１
ブロックのＷ頭に挿入して前記第３図に示す如き信号の
フォーマットを完成させている。しかして符号変換回路
２４は上記信号を例えばＭＦＭ変換する等して、ディス
ク記録媒体への記録に適した信号波形番こ変換し、これ
を記録装置に出力している。こうして、ｎチャンネルア
ナログ信号のデジタル化によるディスク記録媒体への記
録が行われる。

さて、上記の如く記録された信号は次のようにして再生
復元される。ディスク記録媒体からの再生信号は符号変
換回路３１にて元のデジタル信号形態に復元される。ま
た同時にクロック再生回路３２では上記再生信号中から
信号タイミングを抽出して、上記信号のクロックタイミ
ングを再生している。このクロックタイミングに従って
分離回路３３は再生信号中から、例えば同期信号パター
ンの比較によって同期信号５ｙｎｃを再生復元している
。この同期信号８ｙｎｃにより第１ブロックの同期が羅
立され、メモリ３４に上記再生されたデータ信号および
パリティ信号Ｐ、Ｑが順次書き込まれる。

またこのとき、エラーチェック回路３５は前記再生復元
された信号中からエラーチェック信号ＥＣＣを分離抽出
してエラーチェックを行い、これを前記メモリ３４釦供
給して前記データ信号およびパリティ信号Ｐ、Ｑにそれ
ぞれ付与している。

メモリ３４では上記書き込まれたデータ信号およびパリ
ティ信号Ｐ、Ｑに対してデインターリーブを施しており
、これを順次読み出してエラー訂正回路３６に出力して
いる。このエラー訂正回路３６にてパリティ信号Ｐ、Ｑ
に基づくデータ信号のエラー訂正が行われる。そして、
上記エラー訂正がなされたデータ信号をＤ／Ａ変換器３
７はアナログ信号に復元しており、デマルチプレクサ３
８は後述する制御情報に従って上記アナログ信号を所定
のチャンネルに分配出力している。

一方、前記同期分離回路３３にて抽出された同期信号は
制御信号ゲート回路３９に供給されている。このゲート
回路３９は上記同期信号５ｙｎｃに従って同期確立し、
再生クロックによりタイミング制御されて前記再生復元
信号（符号変換回路３１の出力信号）中から第１ブロッ
クにおける所定位置の情報、つまり制御信号ＣＢを選択
的に抽出している。同期分離回路４０は上記選択抽出さ
れた制御信号ＣＢから前記再生クロックに従って第２の
同期信号Ｓｙｃを分離し、再生している。この第２の同
期信号Ｓｙｃに従い、制御信号再生回路４１は上記制御
信号Ｃｍ中から制御情報信号ＣＢＣの再生を行っている
。前記デマルチプレクサ３８は上記制御情報信号ＣＢＣ
に示される信号チャンネル数と、その同期情報に従って
チャンネル分離動作を　。

行っている。賞、制御信号再生回路４１はエラーチェッ
ク回路４２にてエラーチェック信号Ｃｘｃから制御情報
信号ＣＢＣのエラーを検出したとき、その再生動作を停
止し、次の第２ブロックから得られた制御情報信号ｅｓ
ｃに対して再生動作するようをこ構成される。

このように構成され、作用する上記装置における本方式
の機能する古ころは次のように絶大なものである。即ち
、ディスク記録媒体からの信号を再生するｉこ際しては
、基本的に一つの同期系、つまり同期信号８ｙｎｅ　Ｊ
こより同期確立すればよいので、従来方式に比して同期
外れが生じ難く、非常に安定である。しかも２つの同期
信号を用いてｇｌブロックおよび第２ブロックの独立し
た同期をとることがないので、その制御系が容易であり
、またハード構成の簡略化を図り得る。またメモリ３４
、エラー訂正回路３６の制御を１ブロック単位で、しか
も周期的に行い得るので、簡易にして安定な動作を期待
することができる。更に、マスタークロックについてみ
れば制御信号ブロックに対して何ら対策を講じる必要が
ないので容易に再生サンプル数と出力サンプル数との一
致を図ることができ上記マスタークロックの周波数を高
くする必要がなくなる。これは装置をＬＳＩ化する場合
等、非常に有理であり、装置価格の低減をはかり得る。

一方、制御情報信号ＣＢＣの識別には実質的には２つの
同期信号５ｙｎｃ、　Ｓｙｃを必要とするが上記同期信
号８ｙｃは制御信号ＣＢの一形態と着像すことができ、
格別のパターン対策を要しない。しかも上記制御信号Ｃ
Ｂは一般的に瞬時に変化するものではなく、例えばディ
スク再生の一回転中にあっては変化がないと着像し得る
ものである。従って例え制御信号Ｃｇに対する同期外れ
が生じたとしても適当なタイミングで同期確立を図れば
元の状態に復帰するので何ら不都合を生じることがない
。

故に制御信号再生系の大幅な構成の簡略化を図り得る。

更に同期外れによってその瞬間での制御情報が失われた
としても、次のタイミングですぐに補完できるので事実
上、全く問題を生じない。その上、制御信号はデータ信
号に対して絶対的に不可欠なものではないので、仕様に
応じて適宜簡略化することもできる。

さて、上記説明では制御信号ＣＢ　（同期信号Ｓｙｃ制
御情報信号ＣＢＣ、エラーチェック信号ＣＥＣ）を単純
に分割し、これらを順次第１ブロックの所定ビット位置
に順次挿入したが次のようにしてもよい。例えば第１ブ
ロックの情報系列を一単位として、これを２次元的に配
列して第２ブロックを形成するものとすると、データ信
号位置、パリティ信号Ｐ、Ｑおよびエラーチェック信号
ＢＣＣの位置が＊Ｓ図に示すように一定の関係を以って
並ぶ。

このとき、同期信号５ｙｎｃ位置および制御信号ＣＢ位
置も所定の位置に整然と並ぶことになる。従ってこのよ
うな信号配列を考えた場合、第２ブロック同期用の第２
の同期信号Ｓｙｃのパターン情報を第５図に示すように
第２ブロックに亘る各第１ブロックにそれぞれ分配して
挿入し、また制御情報信号（’ｎｃも同様にして分散挿
入することが可能となる。しかして、上記同期信号Ｓ　
ｙ　ｃおよび制御情報ＣＢＣを再生するに際しては、同
期信号５ｙｎｃ　Ｊこより同期確立された各第１ブロッ
クから所定タイミングで同期信号ＳｙＣ成分および制御
情報信号ＣＢＣ成分を各別に分離抽出し、例えばメモリ
に）１次書き込めばよい。そしてこれらを各々第２ブロ
ックに亘って合成することにより、第２の同期信号８ｙ
ｃのパターンを得、また制御情報信号ＣＢＣを得ること
が可能となる。この種の方式を採用すれば同期信号Ｓｙ
ｃのビット数を大きくすることができ、しかもバースト
性エラーが生じたとしてもその誤りを分散して簡易なエ
ラー側止を可能とするので非常に安定な同期確立、つま
り第２ブロックの同期確立を図ることができる。更に、
エラーチェック信号を付加するにしても、各ブロック（
ワード）毎に挿入することができるので信頼性の向上を
図ることができる。

また第６図に示すように、第２の同期信号Ｓｙｃに対す
るビット数をさほど多く必要としない場合には、第２の
同期信号Ｓｙｃの成分を所定数の１１ブロック正このみ
分散して挿入し、残りには制御情報信号ＣＢＣの成分を
分散して挿入するようにしてもよい。このようにすれば
制御情報信号ＣＢＣに多くのビットａを割り当てること
ができ、多様な制御情報を安定に記録し、これを再生す
ることが可能となる。

ところで上述した例にあっては第１ブロックに含まれる
エラーチェック信号ＢＣＣはデータ信号とパリティ信号
Ｐ、ＱＪこ対してのみ作用するように説明したが、制御
信号ＣＢを含めてエラーチェック信号ＦＣＣを与えるよ
うにしてもよい。この場合、各制御ブロックの所定部分
に各々エラーポインタを付し、このエラーポインタによ
ってエラー発生の有無を識別すればよい。即ち、制御用
の同期信号Ｓｙｃが再生されたとき上記エラーポインタ
のエラー数の計数値から上記同期信号８ｙｃが正規のも
のか、あるいは偶発的なものかを判定すればよい。

第７図は上記エラーポインタを用いたデジタル記録再生
に用いられる再生装置の構成例を示す図である。ディス
ク記録媒体より再生された信号中の同期信号８ｙｎｃは
そのクロックタイミングに従い同期分離回路５１にて分
離抽出され、第１ブロックの同期確立に供されている。

この同期信号５ｙｎｃに従って再生復元信号中のデータ
信号およびパリティ信号Ｐ、Ｑを書き込むメモリ５２は
先の実施例（第４図に示す）のメモリ３４と同様ｉこ機
能するものである。また制御信号ゲート回路５３は上記
同期信号５ｙｎｃとクロックタイミングに従って制御信
号ＣＢを分離抽出しており、この制御信号ＣＢをシフト
レジスタ５４に供給すると共にエラーチェック回路５５
に供給している。このエラーチェック回路５５により制
御信号Ｃｓ中のエラーチェック信号ＣＥＣｌこ基づく制
御情報信号ＣＢＣのエラーチェックがなされる。そして
、制御情報信号Ｃａｃのエラーが無い場合には、エラー
チェック回路５５はゲート回路５６を介してラッチ信号
を発し、シフトレジスタ５４に収納されたデータ（制御
情報信号Ｃａｅ　）をラッチ回路５７にラッチしている
。

かくして、このラッチ回路５７より前述した各種の制御
情報信号が読み出される。

一方、同期分離回路５８は前記分離抽出された制御情報
Ｃｓの中からクロックタイミングに従って第２の同期信
号８ｙｃ成分を抽出している。また同期保護用に設置さ
れたシフトレジスタ５９は、同期信号Ｓｙｃと同じ周期
のレジスタ構成を有するもので、通常上記同期分離回路
５８の出力でリセットされる。即ち、シフトレジスタ５
９は後述スるカウンタ回路６０によってゲート制御され
るゲート回路６１、同シフトレジスタ５９の出力を用い
たウィンドゲート回路６２からオア回路６３を介して印
加される同期分離回路５８の出力によりリセットされて
同期確立するものである。しかして今、前記カウンタ回
路６０がエラーチェック回路６４により検出されたエラ
ーポイントのエラー数を計数し、その計数値が所定値に
達したとき、同カウンタ回路６０はゲート制御信号を発
してゲート回路６１を閉成する。この結果、シフトレジ
スタ５９にはリセット信号が印加されなくなり、同シフ
トレジスタ５９は先に収納した信号、つまり前の位相の
ままの信号を再生同期信号としてそのまま出力すること
になる。

さて、カウンタ回路６５は前記同期信号Ｓｙｃ部分を除
いた期間のエラーポインタのエラー数を計数している。

このカウンタ回路６５による計数値が「零」であるにも
かかわらず、前記エラーチェック回路５５により制御情
報信号ＣＢＸのエラーが検出されたとき、これは制御信
号用の同期が外れたことを意味している。この状態が生
じたとき、カウンタ回路６５とエラーチェック回路５５
の各出力を入力とするゲート回路６６は前記シフトレジ
スタ５９のリセット用のゲート回路６７を開成し、次の
同期信号Ｓｙｃを待ってシフトレジスタ５９をリセット
して同期復帰を行っている。またカウンタ回路６８は前
記ウィンドゲート回路６８にて捕捉されないリセット信
号の数を計数しており、所定値に達したとき、やはり同
期がはずれたとして前記ゲート回路６７を開成している
。このゲート回路６７の開成によってシフトレジスタ５
９がリセットされて同期の自動復帰がなされる。しかし
てシフトレジスタ５９により同期再生され、エラーチェ
ック回路５５により制御情報信号ＣＢにエラーがないと
判定されたとき、前記ゲート回路５６が適当な位相パル
スで開成され、ラッチ回路５７に正しい制御情報信号Ｃ
ＢＣがラッチされることになる。

このように、上記構成の同期再生回路を備えれば制御信
号Ｃｅを再生するに際してその同期が外れたとしても、
その同期は次の第２ブロック再生時に復帰される。そし
て同期が外れたときの再生制御信号Ｃｓは出力されるこ
とがなく、同期が正しく確立され、エラーを生じていな
い制御信号ＣＢのみが再生出力されること１こなる。こ
れはディスク記録媒体から信号を再生する場合、制御信
号は一連の情報群に対してあまり変動することがなく、
しかもディスク記録媒体の一回転においては全く同一情
報として考えてよい。従って一担制御情報を正確に再生
すればその情報をある程度そのまま用いることができ上
記再生方式は非常ｌこ有効となる。

ところで、制御用の同期が十分安定している場合や、多
少同期が外れても不都合がない場合には、第８図に示す
ように簡易にエラーポインタのチエツクを行うようにし
てもよい。即ち、エラーポインタをシフトレジスタ７１
に順次入力し、シフトレジスタ７２に入力された制御情
報をラッチ回路７３にラッチするとき、ラッチ命令信号
と前記シフトレジスタ７１の各ビット出力とをゲート回
路７４ａ、　７４ｂ　ｒ〜７４ｎによるゲート制御によ
ってラッチ回路７３の各ビットにラッチ信号を印加する
よう番こ構成する。同時にゲート回路７４　ａ　ｖ　７
４　ｂｒ〜７４ｎの各出力をフリップフロップ７５ａ、
　７５ｂ、〜７５ｎに帰還してラッチ出力のあったもの
から順にセットする。そして、これらフリップフロップ
７５ａ。

７５ｂ　、　〜７５ｎの各出力ｌこよりゲート回路７４
ａ、　７４ｂ。

〜７４ｎの動作を制御し、上記フリップフロップ７５ａ
、　７５ｂ、〜７５ｎに対しては所定周期毎にリセット
するよう壷こ構成する。このようにすれば上述した制御
信号のエラーチェックを行うことなしにエラーポインタ
によりエラーが生じないと判定されたビット位置から順
に制御信号ＣＢ成分を抽出できるので、例えば所定数の
第２プロ□ツクの再生によって正確な制御情報Ｃｓの識
別が可能となる。伺エラー訂正用のパリティ信号を制御
信号ＣＢ中に入れる場合には、各種の訂正方式に従い、
例えば制御ブロック中の１個以上のエラーに対して上記
エラーポインタを用いて訂正するように構成してもよい
。

以上、本方式について説明したが装置化に際し、具体的
には次のような定数設定を行えばよい。例えば音声信号
のサンプル周波数を５０．４ＫＨＥ、１サンプルのビッ
ト数を１６ビツト、そして入力チャンネル数を４チヤン
ネルとする。この場合、第１ブロックを１ワード１６ビ
ツトとして８ワードのデータ信号、２ワードのパリティ
信号Ｐ、Ｑ１１ワードのエラーチェック信号ＥＣＣ１そ
して同期信号５ｙｎｃと制御信号Ｃａとを合せて１ワー
ドとし、上記第１ブロックの信号系列を構成する。しか
して同期信号５ｙｎｃ　、　Ｓｙｃに各１５ビツトを割
り当てるものとすると、制御信号は舘２ブロックの縦方
向に１ビツトの列となる。今、第２のブロック長をＮＴ
ＳＣ方式あるいはＰＡＬ方式のテレビジョン係号に対し
て都合のよりｌ／３００秒なる周期を持つものと設定す
ると８４ビツトのスペースが生じる。従って上記スペー
スに対して１ワードづつの同期信号とエラーチェック信
号とを挿入したとしても、残り５２ビツトに制御信号Ｃ
ｓを挿入することが可能となる。従ってチャンネル数や
音楽信号に対する曲の頭出しアドレスを制御信号Ｃｓと
して入れるとしても十分なる余裕をもって実現できる。

第９図は上記条件にて本方式を実行する場合の制御系の
クロック系統を示すものである。この場合にあっては４
．１３ＭＨ２のマスタクロックを生成し、これを適宜カ
ウントダウンすることにより、ワード同期、第１ブロッ
ク周波数、第２ブロック周波数等を得ることができる。

つまりクロック信号制御系を非常に簡易に実現すること
ができ、しかもマスタクロツタの周波数をそれほど高く
設定する必要もなくなる。故をこ装置の実現が非常をこ
容易となる。

以上説明したようζこ本発明によれば、２段階のエラー
チェックを行うので常に安定した同期再生を行って効果
的なデータ信号の再生を行い得、しかもクロック制御系
等を簡易にして装置構成の大幅な簡略化を図り得る等の
種々格別なる利点効果を発揮し、システム構成の向上を
図り得る。

伺、本発明は上記した実施例に限定されるものではない
。例えば第１ブロックおよび第２ブロックの基本構成は
仕様に応じてその要旨を逸脱しない範囲で極々変形可能
である。また本方式を採用する記録再生装置の構成や同
期再生回路の構成等も限定されるものではない。要する
に本発明方式はその要旨を逸脱しない範囲で種々変形し
、各種記録再生装置に適用することができる。

【図面の簡単な説明】

第１図は従来方式のデータフォーマットを示す図、第２
図は従来方式に係る再生装置の構成図、＃！３図は本発
明方式の一実施形態を示す信号のデータフォーマットを
示す図、第４図は本発明方式を適用して構成される信号
記録再生装置の概略構成図、第５図および第６図はそれ
ぞれ信号の他のデータフォーマットを示す図、第７図は
制御信号Ｃｓに対する同期再生を制御信号再生回路の構
成図、第８図は制御信号再生回路の別の構成例を示す図
、第９図はクロック系を示す概略図である。 １３・・・パリティ付加回路 １４・・・メモリ １５・・・制御信号発生回路 １６・・・チエツク信号発生回路 １８・・・制御信号用同期発生回路 ２０・・・信号用エラーチェック発生回路２２・・・信
号用同期発生回路 ３２・・・クロック再生回路 ３３・・・同期分離回路 ３４・・・メモリ ３５・・・エラーチェック回路 ３６・・・エラー訂正回路 ３９・・・制御信号ゲート回路 ４０・・・同期分離回路 ４１・・・制御信号再生回路 ４２・・・エラーチェック回路 ５４・・・シフトレジスタ ５７・・・ラッチ回路 ５９・・・シフトレジスタ ６０・・・カウンタ回路 ６５・・・カウンタ回路 出願人代理人　弁理士　　則　近　憲　佑同　　　弁理
士　　宇　治　　弘

Claims (1)

1. 【特許請求の範囲】 データ信号に第１の同期信号及び第１のエラーチェック
   信号を付加して第１ブロックを形成し、この第１ブロッ
   ク複数個から構成される第２ブロックの第２の同期信号
   及び第２のエラーチェック信号を分割して前記第１ブロ
   ックに挿入して記録した信号を再生するに際し、 前記第１のエラーチェック信号によるエラーチェック及
   び前記第２のエラーチェック信号によるエラーチェック
   を行うことを特徴とするデジタル記録のエラーチェック
   方式。