JPH0136319B2 - - Google Patents
Info
- Publication number
- JPH0136319B2 JPH0136319B2 JP55022743A JP2274380A JPH0136319B2 JP H0136319 B2 JPH0136319 B2 JP H0136319B2 JP 55022743 A JP55022743 A JP 55022743A JP 2274380 A JP2274380 A JP 2274380A JP H0136319 B2 JPH0136319 B2 JP H0136319B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- channel
- bit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stereophonic System (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、VTRを利用した音響用PCM記録再
生装置で、４チヤンネルの録音再生を行なうこと
ができるようにした４チヤンネルPCM記録再生
方式およびそれを実現するためのアダプタに関す
るものである。
生装置で、４チヤンネルの録音再生を行なうこと
ができるようにした４チヤンネルPCM記録再生
方式およびそれを実現するためのアダプタに関す
るものである。
日本電子機械工業会技術フアイルSTC−007
“民生用PCMエンコーダ・デコーダ”に基づく
PCMレコーダは、たとえば第１図に示す回路で
実現される。
“民生用PCMエンコーダ・デコーダ”に基づく
PCMレコーダは、たとえば第１図に示す回路で
実現される。
Ｌチヤンネルアナログ信号Ａ、Ｒチヤンネルア
ナログ信号Ｂは、ローパスフイルタ（L.Pフイル
タ）１と44.054KHzでサンプリングするサンプ
ル・ホールド回路２を介して、２チヤンネル時分
割切換装置（MPX）３に入力される。切換装置
３の出力信号はＡ／Ｄ変換器４によつて例えば14
ビツトのデジタル信号に変換され、記録信号発生
装置６に入力される。記録信号発生装置６によつ
て、第２図に示されているようなNTSC方式のテ
レビジヨン信号化されたPCMデジタル信号は
VTR８に記録可能となる。
ナログ信号Ｂは、ローパスフイルタ（L.Pフイル
タ）１と44.054KHzでサンプリングするサンプ
ル・ホールド回路２を介して、２チヤンネル時分
割切換装置（MPX）３に入力される。切換装置
３の出力信号はＡ／Ｄ変換器４によつて例えば14
ビツトのデジタル信号に変換され、記録信号発生
装置６に入力される。記録信号発生装置６によつ
て、第２図に示されているようなNTSC方式のテ
レビジヨン信号化されたPCMデジタル信号は
VTR８に記録可能となる。
VTR８から再生されたPCMデジタル信号はデ
ジタル信号再生装置７によつて例えば14ビツトの
デジタル信号に変換され、Ｄ／Ａ変換器５によつ
てアナログ信号に変換される。このアナログ信号
は時分割動作する２つのリサンプル・ホールド回
路２とローパスフイルタ（L.Pフイルタ）１を介
して、Ｌ、Ｒの２チヤンネルのアナログ信号Ａ、
Ｂに再生される。
ジタル信号再生装置７によつて例えば14ビツトの
デジタル信号に変換され、Ｄ／Ａ変換器５によつ
てアナログ信号に変換される。このアナログ信号
は時分割動作する２つのリサンプル・ホールド回
路２とローパスフイルタ（L.Pフイルタ）１を介
して、Ｌ、Ｒの２チヤンネルのアナログ信号Ａ、
Ｂに再生される。
第２図はPCMデジタル信号を示したもので、
NTSC方式における水平同期信号の１サンプルを
示している。図において、９はデータ同期信号、
１０はデータ列、１１は白基準信号である。図中
の数値はデジタル信号のビツト数であり、Ａ、Ｂ
はそれぞれＬチヤンネル、Ｒチヤンネルに相当す
る14ビツトのデータである。これらのデータ配列
はインターリーブ（16H；Ｄ＝16）がされてい
る。ＰおよびＱは連続したＡ、Ｂの６ワードに対
する訂正用の付加データであり、CRCはAoから
Qo-21Dまでを生成多項式で得られるエラー検出用
データである。
NTSC方式における水平同期信号の１サンプルを
示している。図において、９はデータ同期信号、
１０はデータ列、１１は白基準信号である。図中
の数値はデジタル信号のビツト数であり、Ａ、Ｂ
はそれぞれＬチヤンネル、Ｒチヤンネルに相当す
る14ビツトのデータである。これらのデータ配列
はインターリーブ（16H；Ｄ＝16）がされてい
る。ＰおよびＱは連続したＡ、Ｂの６ワードに対
する訂正用の付加データであり、CRCはAoから
Qo-21Dまでを生成多項式で得られるエラー検出用
データである。
第３図に、技術フアイルSTC−007に従う記録
の様子を示す。同図ａはＡ、B2チヤンネルの信
号が交互にサンプリングされ、14ビツトのデイジ
タル符号にＡ／Ｄ変換された様子を示す。この時
のサンプリング周期は片チヤネルあたり44.056K
Hzである。同図ｂはこのデータ６個を１ブロツク
として、ブロツク単位に誤り訂正符号Ｐ、Ｑを生
成し、さらにインターリーブをかけ誤り検出ワー
ド（CRC）を付加し、各データを時系列的に離
散配列して記録された状態を示す。詳細は第２図
においてすでに説明したとおりである。
の様子を示す。同図ａはＡ、B2チヤンネルの信
号が交互にサンプリングされ、14ビツトのデイジ
タル符号にＡ／Ｄ変換された様子を示す。この時
のサンプリング周期は片チヤネルあたり44.056K
Hzである。同図ｂはこのデータ６個を１ブロツク
として、ブロツク単位に誤り訂正符号Ｐ、Ｑを生
成し、さらにインターリーブをかけ誤り検出ワー
ド（CRC）を付加し、各データを時系列的に離
散配列して記録された状態を示す。詳細は第２図
においてすでに説明したとおりである。
再生の時には、上記のように記録されたデータ
は再生回路でデインターリーブをかけられ、デー
タ誤りを補正される。そして、第３図ｃに示され
ているような入力信号に従つた順序の信号が再生
される。
は再生回路でデインターリーブをかけられ、デー
タ誤りを補正される。そして、第３図ｃに示され
ているような入力信号に従つた順序の信号が再生
される。
以上の構成によつて量子化ビツト数をたとえば
14に選ぶとダイナミツクレンジ８６dBという録
音が可能となる。
14に選ぶとダイナミツクレンジ８６dBという録
音が可能となる。
しかし、このPCMレコーダはあくまでも２チ
ヤネル専用であり、多チヤネルたとえば音楽の録
音再生に用られている４チヤネルに対しては使用
できないという欠点があつた。
ヤネル専用であり、多チヤネルたとえば音楽の録
音再生に用られている４チヤネルに対しては使用
できないという欠点があつた。
本発明の目的は、上記した従来技術の欠点をな
くし、“民生用PCMエンコーダ・デコーダ”
（STC−007）に基づくPCMレコーダに４チヤネ
ル記録、再生を可能とさせる多チヤンネルPCM
記録再生方式を提供することにある。
くし、“民生用PCMエンコーダ・デコーダ”
（STC−007）に基づくPCMレコーダに４チヤネ
ル記録、再生を可能とさせる多チヤンネルPCM
記録再生方式を提供することにある。
本発明は、従来の２チヤネル方式における、そ
れぞれ14ビツトからなる２信号を適当なビツト数
にし、余つたビツト中に、第３、第４チヤネルの
デイジタルデータを適宜分割して挿入するように
した点に特徴がある。
れぞれ14ビツトからなる２信号を適当なビツト数
にし、余つたビツト中に、第３、第４チヤネルの
デイジタルデータを適宜分割して挿入するように
した点に特徴がある。
以下に、本発明の一実施例を説明する。
本実施例ではＡ、B2チヤネル合計６ワードの
入るべき84ビツトスロツトに、第３の信号Ｃおよ
び第４の信号Ｄの２チヤネル２ワードを挿入し、
４チヤネルの記録、再生を行なう。
入るべき84ビツトスロツトに、第３の信号Ｃおよ
び第４の信号Ｄの２チヤネル２ワードを挿入し、
４チヤネルの記録、再生を行なう。
ここでは高品質の記録再生を行なうために、ビ
ツト圧縮回路を用いた一実施例について説明す
る。そのためには、Ａ、Ｂデータを適当なビツト
数に圧縮し、圧縮によつて余つたビツト中に、圧
縮情報およびＣ、Ｄのデータを適宜分割して挿入
することによりこれを実現する。第４図ｂに本発
明の４チヤネル時のデータ配列の一例を示す。第
４図ａは２チヤネル時の配列を示したものであ
る。
ツト圧縮回路を用いた一実施例について説明す
る。そのためには、Ａ、Ｂデータを適当なビツト
数に圧縮し、圧縮によつて余つたビツト中に、圧
縮情報およびＣ、Ｄのデータを適宜分割して挿入
することによりこれを実現する。第４図ｂに本発
明の４チヤネル時のデータ配列の一例を示す。第
４図ａは２チヤネル時の配列を示したものであ
る。
第４図ｂにおいてメインの２チヤネルのデータ
であるＡ、Ｂは、14ビツト〔第４図ａ〕から圧縮
した９ビツトで構成され、Xa，Xbは圧縮情報１
ビツトである。サブのチヤネルＣ、Ｄについて
は、そのサンプリング周波数をＡ、Ｂの1/3にし
て得られた14ビツトのデータを４ビツト、５ビツ
ト、５ビツトに分割し、それぞれCo(1)，Co(2)，
Co(3)およびDo(1)，Do(2)，Do(3)に記録する。
であるＡ、Ｂは、14ビツト〔第４図ａ〕から圧縮
した９ビツトで構成され、Xa，Xbは圧縮情報１
ビツトである。サブのチヤネルＣ、Ｄについて
は、そのサンプリング周波数をＡ、Ｂの1/3にし
て得られた14ビツトのデータを４ビツト、５ビツ
ト、５ビツトに分割し、それぞれCo(1)，Co(2)，
Co(3)およびDo(1)，Do(2)，Do(3)に記録する。
ここでＣおよびＤはサンプリング周波数をＡ、
Ｂの1/3に選ぶためにその帯域は6.7KHzまでとな
る。また、圧縮情報Xa，XbはそれぞれAo，Bo，
Ao+1およびBo+1，Ao+2，Bo+2に対するものであ
り、Ａ、Ｂ、Ｃ、Ｄのどの信号の振幅によつて圧
縮をかけてもよいが、今の場合、Aoの振幅でXa
の情報を、Bo+1の振幅でXbの情報を生成するも
のとする。
Ｂの1/3に選ぶためにその帯域は6.7KHzまでとな
る。また、圧縮情報Xa，XbはそれぞれAo，Bo，
Ao+1およびBo+1，Ao+2，Bo+2に対するものであ
り、Ａ、Ｂ、Ｃ、Ｄのどの信号の振幅によつて圧
縮をかけてもよいが、今の場合、Aoの振幅でXa
の情報を、Bo+1の振幅でXbの情報を生成するも
のとする。
上記のようにデータ配列された信号を作成して
記録し、さらに記録された信号を再生するための
装置の一実施例を第５図に示す。
記録し、さらに記録された信号を再生するための
装置の一実施例を第５図に示す。
第５図において、１〜８までが第１図で説明し
た従来のPCMエンコーダデコーダおよびVTRで
あり、その他の部分が４チヤネル化するための本
発明による付加回路である。
た従来のPCMエンコーダデコーダおよびVTRで
あり、その他の部分が４チヤネル化するための本
発明による付加回路である。
第５図のアダプタの動作を第６図、第７図のタ
イミングチヤートを用いて説明する。
イミングチヤートを用いて説明する。
圧縮制御回路１５では、AD変換器４の出力パ
ターンにより圧縮すべきか否か判定を行ない、シ
フトレジスタからなる圧縮回路を制御する。
ターンにより圧縮すべきか否か判定を行ない、シ
フトレジスタからなる圧縮回路を制御する。
圧縮回路１６は従来のＡ、Ｂの信号の振幅によ
つてＡ、Ｂ信号を圧縮し、ビツト数を14ビツトか
ら９ビツトに低減する。そのために、１ブロツク
を２つに分割し、前半（A1，B1，A2）をA1の振
幅によつて、また後半（B2，A3，B3）をB2の振
幅によつて圧縮する。例えば、14ビツトの信号
Ａ、Ｂの下位２ビツトを無視した12ビツトについ
て３折線の圧縮を行ない、９ビツトに変換して、
ラツチ回路１７に送出する。
つてＡ、Ｂ信号を圧縮し、ビツト数を14ビツトか
ら９ビツトに低減する。そのために、１ブロツク
を２つに分割し、前半（A1，B1，A2）をA1の振
幅によつて、また後半（B2，A3，B3）をB2の振
幅によつて圧縮する。例えば、14ビツトの信号
Ａ、Ｂの下位２ビツトを無視した12ビツトについ
て３折線の圧縮を行ない、９ビツトに変換して、
ラツチ回路１７に送出する。
一方、圧縮情報（たとえば圧縮を行なつた時は
“１”）は圧縮制御回路１５からマルチプレクサ１
４に送られる。
“１”）は圧縮制御回路１５からマルチプレクサ１
４に送られる。
Ｃ、Ｄチヤネルについては、第６図ｃの信号に
よつてマルチプレクサ１２を切換え、その出力を
Ａ／Ｄ変換器１３に入力する。Ａ／Ｄ変換器１３
のコンバージヨンスタートの信号としては第６図
ｄの波形を用いる。Ｃ、Ｄチヤネルの信号はＡ、
Ｂチヤネルの信号の1/3周期でサンプリングされ
るため、その帯域は6.7KHzが限度となる。続い
てＡ／Ｄ変換器１３の出力14ビツトと圧縮制御回
路１５の出力である圧縮情報１ビツトを加えて15
ビツトとし、マルチプレクサ１４によつて５ビツ
トずつ３回にわけてラツチ回路１７に送出する。
よつてマルチプレクサ１２を切換え、その出力を
Ａ／Ｄ変換器１３に入力する。Ａ／Ｄ変換器１３
のコンバージヨンスタートの信号としては第６図
ｄの波形を用いる。Ｃ、Ｄチヤネルの信号はＡ、
Ｂチヤネルの信号の1/3周期でサンプリングされ
るため、その帯域は6.7KHzが限度となる。続い
てＡ／Ｄ変換器１３の出力14ビツトと圧縮制御回
路１５の出力である圧縮情報１ビツトを加えて15
ビツトとし、マルチプレクサ１４によつて５ビツ
トずつ３回にわけてラツチ回路１７に送出する。
ラツチ回路１７は、Ａ、Ｂチヤネルの９ビツト
およびＣ、Ｄチヤネルの５ビツトを合わせてラツ
チし、ラツチされた14ビツトの信号ｆを記録回路
６に送る。
およびＣ、Ｄチヤネルの５ビツトを合わせてラツ
チし、ラツチされた14ビツトの信号ｆを記録回路
６に送る。
記録回路６、VTR８、再生回路７の動作につ
いては従来のPCMエンコーダ・デコーダとまつ
たく同じである。
いては従来のPCMエンコーダ・デコーダとまつ
たく同じである。
再生回路７の14ビツトの出力ｇは、Ａ、Ｂチヤ
ネルの９ビツト、Ｃ、Ｄチヤネルの５ビツトに分
割される。シフトレジスタ１８は、Ｃ、Ｄチヤネ
ル分５ビツトをシフト、ラツチし、14ビツトの信
号および圧縮情報１ビツトを生成する。シフトレ
ジスタ１９は、シフトレジスタ１８で生成された
圧縮情報１ビツトにより制御され、前述した圧縮
動作と反対の動作を行なうことにより、９ビツト
の信号を14ビツトに伸張する。シフトレジスタ１
８，１９の出力を第７図に示すタイミングでＤ／
Ａ変換すれば、Ａ、Ｂ、Ｃ、D4チヤネルの再生
が可能となる。
ネルの９ビツト、Ｃ、Ｄチヤネルの５ビツトに分
割される。シフトレジスタ１８は、Ｃ、Ｄチヤネ
ル分５ビツトをシフト、ラツチし、14ビツトの信
号および圧縮情報１ビツトを生成する。シフトレ
ジスタ１９は、シフトレジスタ１８で生成された
圧縮情報１ビツトにより制御され、前述した圧縮
動作と反対の動作を行なうことにより、９ビツト
の信号を14ビツトに伸張する。シフトレジスタ１
８，１９の出力を第７図に示すタイミングでＤ／
Ａ変換すれば、Ａ、Ｂ、Ｃ、D4チヤネルの再生
が可能となる。
この方式では、Ｃ、Ｄのサブ２チヤネルの信号
は１ブロツク単位で生成する。すなわち、第４図
ｂから明らかなように、Ｃ、Ｄチヤネルの信号は
４ビツト、５ビツト、５ビツトのブロツク単位で
生成される。したがつて、エラーが多発し、１ワ
ードごとの前値保持が行なわれた場合には、Ｃ、
Ｄチヤネルは分散して記録されているため、ノイ
ズとなる可能性がある。例えば、第４図ｂにおい
て、Ao+2にエラーがあつた場合には、前値保持
によつてAo+1が保持される。そうすると、Do(1)，
Do(2)，Do(3)からなるデータＤは、Do(1)，Co(3)，
Do(3)から構成されるデータとして再生され、ノ
イズとなる。
は１ブロツク単位で生成する。すなわち、第４図
ｂから明らかなように、Ｃ、Ｄチヤネルの信号は
４ビツト、５ビツト、５ビツトのブロツク単位で
生成される。したがつて、エラーが多発し、１ワ
ードごとの前値保持が行なわれた場合には、Ｃ、
Ｄチヤネルは分散して記録されているため、ノイ
ズとなる可能性がある。例えば、第４図ｂにおい
て、Ao+2にエラーがあつた場合には、前値保持
によつてAo+1が保持される。そうすると、Do(1)，
Do(2)，Do(3)からなるデータＤは、Do(1)，Co(3)，
Do(3)から構成されるデータとして再生され、ノ
イズとなる。
この問題については、Ｃ、Ｄのデータがそれぞ
れ14ビツトそろう３ワード分をまとめて前値保持
にすることによつて解決できる。すなわち、第４
図ｂにおいて、Ao+2にエラーがあつた場合には
Bo+1，Ao+2，Bo+2の３ワード分をまとめて、前
値であるBo-2，Ao-1，Bo-1の３ワードと置き換
えるようにすればよい。
れ14ビツトそろう３ワード分をまとめて前値保持
にすることによつて解決できる。すなわち、第４
図ｂにおいて、Ao+2にエラーがあつた場合には
Bo+1，Ao+2，Bo+2の３ワード分をまとめて、前
値であるBo-2，Ao-1，Bo-1の３ワードと置き換
えるようにすればよい。
なお、上記の実施例ではＡ、Ｂ両チヤネルを圧
縮して記録したが必ずしも圧縮する必要はない。
この場合、圧縮情報を必要としないことは勿論で
ある。
縮して記録したが必ずしも圧縮する必要はない。
この場合、圧縮情報を必要としないことは勿論で
ある。
以上のように、本発明によれば、従来２チヤネ
ルしか記録再生できなかつたPCMエンコーダ・
デコーダに簡単な回路を付加するだけで４チヤネ
ル化できる。つまりテープの互換性があるという
大きな効果がある。
ルしか記録再生できなかつたPCMエンコーダ・
デコーダに簡単な回路を付加するだけで４チヤネ
ル化できる。つまりテープの互換性があるという
大きな効果がある。
第１図は従来のPCMエンコーダ・デコーダの
ブロツク図、第２図は従来のPCMエンコーダ・
デコーダの記録信号図、第３図は従来の記録再生
信号図、第４図は本発明の記録信号図、第５図は
本発明の一実施例を示すブロツク図、第６図、第
７図は本発明のタイムチヤートを示す。 １２：マルチプレクサ、１３：Ａ／Ｄ変換器、
１４：マルチプレクサ、１５：圧縮制御回路、１
６：圧縮回路、１７：ラツチ回路、１８：シフト
レジスタ、１９：伸張回路、２０：ラツチ回路、
２１：Ｄ／Ａ変換器。
ブロツク図、第２図は従来のPCMエンコーダ・
デコーダの記録信号図、第３図は従来の記録再生
信号図、第４図は本発明の記録信号図、第５図は
本発明の一実施例を示すブロツク図、第６図、第
７図は本発明のタイムチヤートを示す。 １２：マルチプレクサ、１３：Ａ／Ｄ変換器、
１４：マルチプレクサ、１５：圧縮制御回路、１
６：圧縮回路、１７：ラツチ回路、１８：シフト
レジスタ、１９：伸張回路、２０：ラツチ回路、
２１：Ｄ／Ａ変換器。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２のチヤンネルのｌビツトのデイジ
タル信号がインターリーブされて配列されたデー
タと、データの誤り検出訂正用の付加データとが
１つのデータブロツクを構成して順次磁気テープ
上に記録される２チヤンネルのPCM記録再生方
式に使用できる４チヤンネルのPCM記録再生方
式であつて、第１、第２のチヤンネルのデータの
ビツト数はｍビツト（ｍ＜ｌ）に選ばれ、第３チ
ヤンネルと第４チヤンネルのデイジタル信号は分
割され、その分割されたデイジタル信号のデータ
が、第１チヤンネル及び第２チヤンネルのデータ
に付加され、４チヤンネルのPCM記録再生方式
における１つのデータのブロツクの総ビツト数が
２チヤンネルのPCM記録再生方式おける１つの
データのブロツクの総ビツト数と同じ値に選ばれ
ていることを特徴とする多チヤンネルPCM記録
再生方式。 ２ 第１、第２のチヤンネルのアナログ信号をデ
イジタル信号に変換する第１のアナログデイジタ
ル変換器と、第３、第４チヤンネルのアナログ信
号をデイジタル信号に変換する第２のアナログデ
イジタル変換器と、前期第１のアナログデイジタ
ル変換器から出力された第１チヤンネルおよび第
２チヤンネルのそれぞれのデイジタル信号をビツ
ト圧縮するビツト圧縮回路と、前記第２のアナロ
グデイジタル変換器の出力信号をビツト分割する
マルチプレクサと、前記ビツト圧縮回路の出力デ
ータをメモリし、この出力データの下位ビツトに
前記マルチプレクサの出力信号である第３、第４
チヤンネルのデータを順次付加する第１のラツチ
回路と、第１のラツチ回路の出力信号を記録し、
記録された信号を再生するデイジタル信号記録再
生手段と、前記デイジタル信号記録再生手段で再
生されたデイジタルデータのうち第１、第２チヤ
ンネルに対応する上位ビツトデータをビツト伸長
するビツト伸長回路と、上記ビツト伸長回路の出
力データが供給される第１のデイジタルアナログ
変換器と、前記デイジタル信号記録再生手段で再
生されたデイジタル信号のうち第３、第４チヤン
ネルに対応する下位ビツトデータが供給される第
２のラツチ回路と、前記第２のラツチ回路に接続
された第２のデイジタルアナログ変換器とを有す
るからなる４チヤンネルPCM信号記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274380A JPS56120300A (en) | 1980-02-27 | 1980-02-27 | 4 channel pcm recording playback system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274380A JPS56120300A (en) | 1980-02-27 | 1980-02-27 | 4 channel pcm recording playback system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56120300A JPS56120300A (en) | 1981-09-21 |
| JPH0136319B2 true JPH0136319B2 (ja) | 1989-07-31 |
Family
ID=12091180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274380A Granted JPS56120300A (en) | 1980-02-27 | 1980-02-27 | 4 channel pcm recording playback system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56120300A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60223080A (ja) * | 1984-04-18 | 1985-11-07 | Matsushita Electric Ind Co Ltd | 音響情報記録方法 |
| JPS60224153A (ja) * | 1984-04-20 | 1985-11-08 | Sony Corp | マルチチヤンネルデイジタルオ−デイオ記録装置 |
| JPS6226673A (ja) * | 1985-07-26 | 1987-02-04 | Hitachi Ltd | 画像信号記録方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525843A (en) * | 1978-08-11 | 1980-02-23 | Sony Corp | Recorder for multi-channel signal |
-
1980
- 1980-02-27 JP JP2274380A patent/JPS56120300A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56120300A (en) | 1981-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4238852A (en) | Error correcting system | |
| KR860000821B1 (ko) | 디지탈 신호처리장치 | |
| JPS61236074A (ja) | Ｐｃｍ信号記録再生装置 | |
| EP0052520B1 (en) | Pulse code modulation signal processing circuits | |
| JPH01119127A (ja) | ディジタル信号伝送装置 | |
| JPH01286173A (ja) | Ｐｃｍ信号記録再生装置及びｐｃｍ信号記録再生方法 | |
| JP2537041B2 (ja) | 記録装置 | |
| KR0135524B1 (ko) | Pcm 오디오데이터 기록재생장치 | |
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| EP0595628B1 (en) | Magnetic recording and/or reproducing apparatus | |
| US7603190B2 (en) | Digital recording/reproducing apparatus | |
| KR970008641B1 (ko) | 부호화 디지탈 신호의 기록 방법 | |
| US5504631A (en) | Magnetic recording/reproducing apparatus provides error corrections in write-after-read processing | |
| JPH0583985B2 (ja) | ||
| JPH0572004B2 (ja) | ||
| JPH053773B2 (ja) | ||
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JP4099570B2 (ja) | デジタル記録再生装置 | |
| JPS6329377A (ja) | 記録再生方法及び装置 | |
| EP0488689B1 (en) | Multi-channel data recorder | |
| JPH04330669A (ja) | ディジタル磁気記録再生装置 | |
| JPH0362361A (ja) | ４チャンネルｐｃｍ信号の信号処理装置 | |
| JP3463324B2 (ja) | ディジタルデータ記録装置 | |
| JPS6275905A (ja) | Ｐｃｍ音声信号記録再生装置 | |
| JPS6329378A (ja) | デイジタルデ−タ符号化方式 |