JPH01266719A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01266719A
JPH01266719A JP63094439A JP9443988A JPH01266719A JP H01266719 A JPH01266719 A JP H01266719A JP 63094439 A JP63094439 A JP 63094439A JP 9443988 A JP9443988 A JP 9443988A JP H01266719 A JPH01266719 A JP H01266719A
Authority
JP
Japan
Prior art keywords
film
barrier metal
semiconductor device
heat treatment
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63094439A
Other languages
English (en)
Other versions
JP2561123B2 (ja
Inventor
Ichiro Fujita
藤田 一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63094439A priority Critical patent/JP2561123B2/ja
Publication of JPH01266719A publication Critical patent/JPH01266719A/ja
Application granted granted Critical
Publication of JP2561123B2 publication Critical patent/JP2561123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 半導体装置の製造方法、特に、バリアメタルの形成に高
圧高温の熱処理を行うことにより電極配線を形成する方
法に関し、 半導体装置の電極形成において、バリア性が大きく、微
細化構造に適した半導体装置の製造方法を提供すること
を目的とし、 下地との電気的接触を形成する領域にコンタクト窓(1
4)形成し、このコンタクト窓(14)にバリアメタル
(15)を形成し、次いで導電メタル(15)を形成す
る半導体装置の製造方法において、前記コンタクト窓(
14)にバリアメタル(15)を形成した後に、該バリ
アメタル(15)を常圧を越える圧力で、窒素ガスを主
体とする雰囲気中において熱処理することを特徴とする
半導体装置の製造方法を含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に、バリアメタル
の形成に高圧高温の熱処理を行い微細化に適した電極配
線を形成する方法に関する。
〔従来の技術〕
従来、半導体装置の製造において、素子の微細化ととも
に動作速度が向上してきており、それにともない接合が
浅くなってきている。そのために電極配線の形成には、
配線金属とシリコンとの間の相互拡散により生じる接合
破壊などを防止するために、相互拡散の防止用のバリア
メタルが用いられている。
第4図はこのような従来の電極配線部分を示す断面図で
ある。同図に示す如く、シリコン基板1のコンタクトを
形成する拡散領域2上には、酸化シリコン(SiOz)
膜3を除去してコンタクト窓4が形成され、このコンタ
クト窓4内にバリアメタル5が気相成長(CVD)法な
どにより形成され、そのバリアメタル5上にアルミニュ
ウム(AI)、金(Au)などの配線用の導電メタル6
が形成されている。
このバリアメタル5は、下地のシリコンと導電メタル6
であるAI、 Auなどとの間の相互拡散を防止し、接
合破壊が生じないようにするため設けられるものである
。このバリアメタル5としては、例えば、窒化チタン(
チタンナイトライド:TiN)などが多用されている。
〔発明が解決しようとする課題〕 しかし、従来のバリアメタル5は、コンタクト窓4の段
差となる側壁部分の膜厚が薄くなり、かつ膜質か弱く、
バリア性が不完全となる欠点があった。これは、バリア
メタル6がCVD法などにより堆積されるため、側壁部
分の膜質が平坦部分の膜質より悪く、かつ側壁部分の膜
と平坦部分の膜の成長方向に違いが生じ、その境界に不
連続線ができることによるものである。このため、従来
はバリアメタル6を厚く堆積したり、あるいは種々の熱
処理などを施していたが、必ずしもバリア性は十分では
なく、微細化の支障になっていた。
本発明は、半導体装置の電極形成において、バリア性が
大きく、微細化構造に適した半導体装置の製造方法を提
供することを目的とする。
〔課題を解決する手段〕
上記目的は、下地との電気的接触を形成する領域にコン
タクト窓形成し、このコンタクト窓にバリアメタルを形
成し、次いで導電メタルを形成する半導体装置の製造方
法において、前記コンタクト窓にバリアメタルを形成し
た後に、該バリアメタルを常圧を越える圧力で、窒素ガ
スを主体とする雰囲気中において熱処理することを特徴
とする半導体装置の製造方法によって解決される。
〔作用〕
すなわち、本発明はコンタクト窓にバリアメタルを形成
した後に、常圧を越す圧力の雰囲気中で熱処理すること
により従来よりも低温で窒化が進むことを見出したもの
で、この雰囲気中でバリアメタルを窒化することにより
結晶中の線状欠陥、グレイン境界の弱い部分が補強され
、特にコンタクト窓の側壁部分の膜質が改良される。従
って、バリア性が太き(なるとともに、より低温で熱処
理ができるようになり、かつ膜厚も薄(することができ
微細化構造が可能になる。
〔実施例] 以下、本発明を図示の一実施例により具体的に説明する
第1図(a)〜(C)は本発明実施例の電極配線部分の
製造工程断面図である。
まず、同図(a)に示す如く、電気的な接触などのコン
タクト部分を形成する例えば、シリコン基板11の拡散
領域12上には、図示しない工程により1μm程度の1
11の酸化シリコン(SiO□)膜13がエツチングな
どの工程により除去され、幅が1μm程度のコンタクト
窓14が形成される。
次に、同図(b)に示す如く、上記コンタクト窓14内
にバリアメタルとして、TiN膜15を反応性マグネト
ロンスパッタリング法により平坦部分における膜厚が1
ooo人程度になるよう堆積する。この反応性マグネト
ロンスパッタリング法によるTiN膜15の形成条件は
、例えば、圧力が5 Xl0−3torr、アルゴンと
窒素ガス(Ar+Nりが流量比で1:1の割合の雰囲気
中で、大きさが直径20cm厚さ5輔程度の円形のチタ
ン(Ti)ターゲットに、3kw程度のエネルギーを投
入し、対向する10cm離れた上記シリコン基板11に
1分間程度成長して、約10000程度の膜厚のTiN
膜15を得る。次に、このTiN膜1膜形5形成後圧を
越える10気圧程度の圧力、400゛C程度の温度で、
窒素ガスを主体(例えば、N2ガス中にドーピグガスと
して1100pp程度の若干の酸素ガスを含む)とした
雰囲気中で、30分程度の熱処理を行う。これによりT
iN膜15の窒化が進む。
次に、同図(C)に示す如く、通常の方法により、上記
TiN膜1膜上5上純アルミニュウム配線膜16が70
00人程度0膜厚に形成される。
上記電極部分の製造方法によれば、従来1度も試みられ
たことのなかった常圧を越す高圧力の雰囲気中で熱処理
することにより、従来よりも低温で窒化が進むことが確
認された。通常、TiNなどの高融点メタルを窒化する
には、高温にし窒化のための熱エネルギーを供給する必
要があるが、常圧を越す圧力の雰囲気中で熱処理するこ
とで、より低温で熱エネルギーが与えられるためと考え
られる。この熱処理によりTiN膜15が強くなるとと
もに、 TiN膜15の線状欠陥あるいはグレイン境界
の弱い部分が熱処理工程で酸化により補強され、相互拡
散を防止するからと考えられる。従って、コンタクト窓
の側壁部分の膜質が改良され、バリア性が大きくなると
ともに、膜厚も薄(することができ、コンタクト抵抗を
低くでき、かつ微細化構造が可能になる。
また、従来アルミニュウム中にN2が含まれると表面に
アルミニュウムの大きな突起が形成される問題があり、
上方向に形成された突起は層間のショート、横方向に形
成された突起はライン間のショートの原因となることが
あった。特に、400°Cを越す温度では突起の形成が
多かった。ところが、上記熱処理では、遊Z’JNzが
なく、またより低温で熱処理ができ、アルミニュウム突
起の防止に有効である。
第2図(a)及び(b)は、本発明実施例のバリア性を
試験するために形成された電極部分の断面図である。な
お、第1図に対応する部分は同一の符号を記す。
まず、同図(a)に示す如く、バリア性を試験するため
に、100個程度のコンタクト窓14を形成し、このコ
ンタクト窓14に上記第1図に示すように、TIN膜1
5を形成した。このとき、窒素ガス(N2)を主体とし
た雰囲気中で、30分程度の熱処理を、圧力を1気圧か
ら10気圧程度まで、また温度を200゛Cから600
゛C程度まで変化させてTiN膜15を形成した。その
後、TiN膜1膜上5上アルミニュウム配線膜16を7
000人程度0膜厚に形成した。純アルミニュウムを用
いているのは、相互拡散の影響を見るためである。そし
て、バリア性を試験するために、480°C130分間
の熱処理を3回はど操り返した。この熱処理によりTi
N膜15に欠陥があると、純アルミニュウム配線膜16
とシリコン基板11との間の相互拡散が生じシリコン基
板11には、不良箇所として、いわゆるくわれが生じる
その後、同図(b)に示す如く、王水で純アルミニュウ
ム配線膜16と、TiN膜15を除去して、下地である
シリコン基板11のくわれを観察した。
第3図は本発明実施例によるバリア性の試験結果を示す
図である。同図において、横軸は処理の温度(’C)、
縦軸はサンプル数に対するくわれのない良品数の割合(
χ)を示し、へ曲線は1気圧、8曲線は2気圧、C曲線
は3気圧、0曲線は5気圧、8曲線は7気圧、F曲線は
10気圧で試験したときのバリア性を示す。バリア性は
、圧力を2気圧にしたとき顕著に向上することが判明し
た。
同図に示す如(、バリア性は、処理の温度が200°C
から400°Cまではゑ、激に上昇し、400 ”Cか
ら600°Cまでは緩やかに上昇していることを示して
いる。また、圧力が常圧(1気圧のへ曲線)を越えてい
るときには、高くなるほど(1気圧〜IO気圧→)バリ
ア性が向上することを示している。なお、400°Cを
越える温度では、アルミニュウム突起の形成が激しくな
った。従って、400°C以下の温度で、アルミニュウ
ム突起の少ないバリアメタルの形成が可能になる。
なお、本発明においては、少なくとも、バリ゛アメタル
形成後、常圧を越える圧力で窒素ガスを主体とする雰囲
気中において熱処理を行えばよく、この圧力は、高いほ
どバリア性がよくなり、また窒素ガス中には、ドーピン
グガスとして若干の酸素(0□)ガス、アルゴン(Ar
)ガスが含まれていてもよい。これらの温度、圧力、処
理期間、ドーピングガスなどは、コンタクト抵抗、トラ
ンジスタ特性により適宜変えてもよい。
また、コンタクト窓14は、下地と電気的な接触を形成
する領域に形成されればよい。
さらに、上記実施例においては、チタンナイトライド(
TiN )を用いているが、通常用いられる高融点メタ
ルなどのバリアメタルについても適用できる。
また、バリアメタルの膜厚、成形条件は配線金属などに
応じて任意にでき、実施例に限定されない。
(発明の効果〕 以上説明したように本発明によれば、コンタクト窓にバ
リアメタルを形成した後に、常圧を越す圧力の雰囲気中
で熱処理することにより、従来よりも低温で窒化が進み
、コンタクト窓の側壁部分の改質が改良されため、バリ
ア性が大きくなるとともに、より低温で熱処理ができる
ようになり、かつ膜厚も薄くすることができ半導体装置
の微細化構造が可能になる。
【図面の簡単な説明】
第1図(a)〜(6)は本発明実施例の製造工程断面図
、第2図(a)及び(b)は本発明実施例のバリア性を
試験するための電極部分の断面図、 第3図は本発明実施例のバリア性試験結果を示す図、 第4図は従来の電極配線部分の断面図である。 図中、 11はシリコン基板、 12は拡散領域、 13は酸化シリコン(Si02)膜、 14はコンタクト窓、 15はTiN膜、 16は純アルミニュウム配線膜、 を示す。 特許出願人   富士通株式会社 代理人弁理士  久木元   彰 本ちefJ欠攪例のf!i五二硅前面国第1図

Claims (1)

  1. 【特許請求の範囲】  下地との電気的接触を形成する領域にコンタクト窓(
    14)形成し、このコンタクト窓(14)にバリアメタ
    ル(15)を形成し、次いで導電メタル(15)を形成
    する半導体装置の製造方法において、 前記コンタクト窓(14)にバリアメタル(15)を形
    成した後に、該バリアメタル(15)を常圧を越える圧
    力で、窒素ガスを主体とする雰囲気中において熱処理す
    ることを特徴とする半導体装置の製造方法。
JP63094439A 1988-04-19 1988-04-19 半導体装置の製造方法 Expired - Fee Related JP2561123B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63094439A JP2561123B2 (ja) 1988-04-19 1988-04-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63094439A JP2561123B2 (ja) 1988-04-19 1988-04-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01266719A true JPH01266719A (ja) 1989-10-24
JP2561123B2 JP2561123B2 (ja) 1996-12-04

Family

ID=14110289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63094439A Expired - Fee Related JP2561123B2 (ja) 1988-04-19 1988-04-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2561123B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684826A (ja) * 1992-02-26 1994-03-25 Internatl Business Mach Corp <Ibm> 基板に埋込み金属を形成する方法
JP2025531940A (ja) * 2022-09-23 2025-09-25 エイチピエスピ カンパニー リミテッド 半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684826A (ja) * 1992-02-26 1994-03-25 Internatl Business Mach Corp <Ibm> 基板に埋込み金属を形成する方法
JP2025531940A (ja) * 2022-09-23 2025-09-25 エイチピエスピ カンパニー リミテッド 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2561123B2 (ja) 1996-12-04

Similar Documents

Publication Publication Date Title
JP2537413B2 (ja) 半導体装置およびその製造方法
JPH03214717A (ja) 電気的セラミック酸化物装置用電極
JP2000208744A (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
EP0268027A1 (en) Silicide to silicon bond
JPS61142739A (ja) 半導体装置の製造方法
JPS63229814A (ja) 半導体集積回路の製造方法
CN1111903C (zh) 高-ε-介电层或铁电层的制造方法
JPH01266719A (ja) 半導体装置の製造方法
JPH04264729A (ja) 金属薄膜の平坦化形成方法
JPS62113421A (ja) 半導体装置の製造方法
JP2750860B2 (ja) 半導体装置の製造方法
JPS61156872A (ja) 半導体装置
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
JPH01200651A (ja) 半導体装置の製造方法
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법
JP2669611B2 (ja) 半導体装置の製造方法
JP2857170B2 (ja) 半導体装置の製造方法
JPH0243726A (ja) 接続配線形成法
JPS6294937A (ja) 半導体集積回路装置の製造方法
JPH0254926A (ja) 半導体装置の製造方法
JP2555754B2 (ja) 薄膜形成方法
JPH0268926A (ja) 半導体装置の製造方法
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
JPH07263447A (ja) 半導体装置およびその製造方法
JPH03154332A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees