JPH01267978A - デジタル電子装置 - Google Patents
デジタル電子装置Info
- Publication number
- JPH01267978A JPH01267978A JP9659088A JP9659088A JPH01267978A JP H01267978 A JPH01267978 A JP H01267978A JP 9659088 A JP9659088 A JP 9659088A JP 9659088 A JP9659088 A JP 9659088A JP H01267978 A JPH01267978 A JP H01267978A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- package
- motherboard
- mother board
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ゲートＩＣを使用したデジタル電子装置に関
し、特にマザーボードとこれにコネクタで接続されるプ
ラグインパッケージとを有するプラグイン構造のデジタ
ル電子装置に関する。
し、特にマザーボードとこれにコネクタで接続されるプ
ラグインパッケージとを有するプラグイン構造のデジタ
ル電子装置に関する。
（従来の技術）
第２図は、従来のこの種のプラグイン構造のデジタル電
子装置におけるマザーボードとプラグインパッケージと
の接続部の一部分を示す回路図である。この種のプラグ
イン構造のデジタル電子装置では、ハイレベル（高論理
レベル）又はローレベル（低論理レベル）の論理信号が
マザーボードから固定的にプラグインパッケージに与え
られることが多い、これらの固定論理信号はプラグイン
パッケージがマザーボードのどのコネクタ（マザーボー
ドのどの位置）に挿入されるかによって定まる。即ち、
マザーボードのコネクタ（挿入位置）に応じて所定の論
理信号が所定の端子に与えられるように、マザーボード
に予め配線パターンが設けである。従来のデジタル電子
装置では、第２図に示すように、ハイレベル（＋５Ｖ）
及びローレベル（ＧＮＤ）の固定論理信号は、マザーボ
ードで生成してプラグインパッケージに供給していた。
子装置におけるマザーボードとプラグインパッケージと
の接続部の一部分を示す回路図である。この種のプラグ
イン構造のデジタル電子装置では、ハイレベル（高論理
レベル）又はローレベル（低論理レベル）の論理信号が
マザーボードから固定的にプラグインパッケージに与え
られることが多い、これらの固定論理信号はプラグイン
パッケージがマザーボードのどのコネクタ（マザーボー
ドのどの位置）に挿入されるかによって定まる。即ち、
マザーボードのコネクタ（挿入位置）に応じて所定の論
理信号が所定の端子に与えられるように、マザーボード
に予め配線パターンが設けである。従来のデジタル電子
装置では、第２図に示すように、ハイレベル（＋５Ｖ）
及びローレベル（ＧＮＤ）の固定論理信号は、マザーボ
ードで生成してプラグインパッケージに供給していた。
（発明が解決しようとする課題）
上述の従来の電子装置では、マザーボードの電源が入っ
たままプラグインパッケージを挿入するとき、両者を接
合するコネクタにおける端子と端子との接触タイミング
が各端子対ごとにわずかに異なるから、マザーボードか
らプラグインパッケージに供給される電源部の端子対の
接触順序によっては第２図のゲートＩＣｌ３の入力に異
常な電圧がかかる場合がある。たとえば、第２図におい
て、ゲートＩＣｌ３の素子ａの入力と＋５ｖ端子が先に
接触しＧＮＤ端子が遅れて接触したとき、ゲートＩ Ｃ
１３（７）ＧＮＤ端子ＧｉＧＮＤと＋５Ｖ（７）間の中
間電位となるが、素子ａの入力はＧＮＤ電位であるので
素子ａの入力には自分のＧＮＤ端子の電位より低い電圧
がかかってしまう、このような場合、ゲートＩＣの入力
に過大な電流が流れ、信頼性の低下を招いたり、入力部
が破壊する恐れがある。従来のデジタル電子装置には、
上述のように、信頼性の面で改善すべき課題があった。
たままプラグインパッケージを挿入するとき、両者を接
合するコネクタにおける端子と端子との接触タイミング
が各端子対ごとにわずかに異なるから、マザーボードか
らプラグインパッケージに供給される電源部の端子対の
接触順序によっては第２図のゲートＩＣｌ３の入力に異
常な電圧がかかる場合がある。たとえば、第２図におい
て、ゲートＩＣｌ３の素子ａの入力と＋５ｖ端子が先に
接触しＧＮＤ端子が遅れて接触したとき、ゲートＩ Ｃ
１３（７）ＧＮＤ端子ＧｉＧＮＤと＋５Ｖ（７）間の中
間電位となるが、素子ａの入力はＧＮＤ電位であるので
素子ａの入力には自分のＧＮＤ端子の電位より低い電圧
がかかってしまう、このような場合、ゲートＩＣの入力
に過大な電流が流れ、信頼性の低下を招いたり、入力部
が破壊する恐れがある。従来のデジタル電子装置には、
上述のように、信頼性の面で改善すべき課題があった。
（課題を解決するための手段）
前述の課題を解決するために本発明が提供する手段は、
マザーボードと、このマザーボードにコネクタによって
接合されるプラグインパッケージとを有する電子装置で
あって、前記プラグインパッケージにはコネクタによっ
て前記マザーボードに接続される入力回路及び出力回路
をそれぞれ１つ以上有し、前記入力回路および出力回路
はゲートＩＣでなり、前記マザーボードには前記入力回
路に接続される端子と前記出力回路に接続される端子と
の間を結ぶ配線を１本以上有することを特徴とする。
マザーボードと、このマザーボードにコネクタによって
接合されるプラグインパッケージとを有する電子装置で
あって、前記プラグインパッケージにはコネクタによっ
て前記マザーボードに接続される入力回路及び出力回路
をそれぞれ１つ以上有し、前記入力回路および出力回路
はゲートＩＣでなり、前記マザーボードには前記入力回
路に接続される端子と前記出力回路に接続される端子と
の間を結ぶ配線を１本以上有することを特徴とする。
（実施例）
第１図は本発明の一実施例の回路図である。本図で１は
マザーボード、２はプラグインパッケージである。プラ
グインパッケージ２は、コネクタによりマザーボード１
に接続され、マザーボード１から電源の供給を受けたり
、マザーボード１との間で信号の授受をしたりする。３
はローレベル供給用配線パターン、４はハイレベル供給
用配線パターン、５はゲートＩＣである。ゲートＩＣ５
はインバータを５素子（ａ、ｂ、ｃ、ｄ、ｅ）内蔵する
ものである。
マザーボード、２はプラグインパッケージである。プラ
グインパッケージ２は、コネクタによりマザーボード１
に接続され、マザーボード１から電源の供給を受けたり
、マザーボード１との間で信号の授受をしたりする。３
はローレベル供給用配線パターン、４はハイレベル供給
用配線パターン、５はゲートＩＣである。ゲートＩＣ５
はインバータを５素子（ａ、ｂ、ｃ、ｄ、ｅ）内蔵する
ものである。
本実施例では、マザーボード１からプラグインパッケー
ジ２に対し、固定的にハイレベル又はローレベルを供給
する信号の信号源はマザーボード１側でなく、プラグイ
ンパッケージ２の側にあり、マザーボード１ではその信
号をコネクタの端子からもらって折り返すだけとなって
いる。このようにすればプラグインパッケージ２をマザ
ーボード１に挿入するとき、電源が片方だけ先にＯＮＬ
、てもゲートＩＣ５の出力側の素子ｄ、ｅの電源も同じ
く片方しかＯＮＬ、ないから、ゲートＩＣ５の入力側の
素子ａ、ｂ、ｃの入−力部に電流は流れない、電流が流
れるのは、＋５ｖとＧＮＤの両方が加えられてからであ
り、このときには異常電圧によって異常電流が流れるこ
とはない。
ジ２に対し、固定的にハイレベル又はローレベルを供給
する信号の信号源はマザーボード１側でなく、プラグイ
ンパッケージ２の側にあり、マザーボード１ではその信
号をコネクタの端子からもらって折り返すだけとなって
いる。このようにすればプラグインパッケージ２をマザ
ーボード１に挿入するとき、電源が片方だけ先にＯＮＬ
、てもゲートＩＣ５の出力側の素子ｄ、ｅの電源も同じ
く片方しかＯＮＬ、ないから、ゲートＩＣ５の入力側の
素子ａ、ｂ、ｃの入−力部に電流は流れない、電流が流
れるのは、＋５ｖとＧＮＤの両方が加えられてからであ
り、このときには異常電圧によって異常電流が流れるこ
とはない。
本実施例ではゲートＩＣにおける信号入力用と信号出力
用の素子として同一回路のものを使用しているが、本発
明ではゲートＩＣにおける素子の回路は同一である必要
はなく、プラグインパッケージ内で＋５ｖとＧＮＤが共
通であればどのような回路でも差し支えない。
用の素子として同一回路のものを使用しているが、本発
明ではゲートＩＣにおける素子の回路は同一である必要
はなく、プラグインパッケージ内で＋５ｖとＧＮＤが共
通であればどのような回路でも差し支えない。
（発明の効果）
以上に説明したように、本発明では、プラグインパッケ
ージをマザーボードに挿入したとき固定的に供給される
信号を、マザーボード内部で作成せず、挿入きれるプラ
グインパッケージ自身で生成する。そこで、本発明のデ
ジタル電子装置においては、マザーボードの電源が入っ
たままプラグインパッケージを挿入してもプラグインパ
ッケージのゲートＩＣ入力部が故障したり、ゲートＩＣ
の信頼性が低下したりすることはない。
ージをマザーボードに挿入したとき固定的に供給される
信号を、マザーボード内部で作成せず、挿入きれるプラ
グインパッケージ自身で生成する。そこで、本発明のデ
ジタル電子装置においては、マザーボードの電源が入っ
たままプラグインパッケージを挿入してもプラグインパ
ッケージのゲートＩＣ入力部が故障したり、ゲートＩＣ
の信頼性が低下したりすることはない。
第１図は本発明の一実施例を示す回路図、第２図は従来
のデジタル電子装置における第１図に相当する箇所の回
路図である。 １・・・マザーボード、２・・・プラグインパッケージ
、３・・・ローレベル供給用配線パターン、４・・・ハ
イレベル供給用配線パターン、５・・・ゲートＩＣ。 １１・・・マザーボード、１２・・・プラグインパッケ
ージ、１３・・・ゲートＩＣ。
のデジタル電子装置における第１図に相当する箇所の回
路図である。 １・・・マザーボード、２・・・プラグインパッケージ
、３・・・ローレベル供給用配線パターン、４・・・ハ
イレベル供給用配線パターン、５・・・ゲートＩＣ。 １１・・・マザーボード、１２・・・プラグインパッケ
ージ、１３・・・ゲートＩＣ。
Claims (1)
- マザーボードと、このマザーボードにコネクタによって
接合されるプラグインパッケージとを有する電子装置に
おいて、前記プラグインパッケージにはコネクタによっ
て前記マザーボードに接続される入力回路及び出力回路
をそれぞれ１つ以上有し、前記入力回路および出力回路
はゲートＩＣでなり、前記マザーボードには前記入力回
路に接続される端子と前記出力回路に接続される端子と
の間を結ぶ配線を１本以上有することを特徴とするデジ
タル電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9659088A JPH01267978A (ja) | 1988-04-18 | 1988-04-18 | デジタル電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9659088A JPH01267978A (ja) | 1988-04-18 | 1988-04-18 | デジタル電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01267978A true JPH01267978A (ja) | 1989-10-25 |
Family
ID=14169132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9659088A Pending JPH01267978A (ja) | 1988-04-18 | 1988-04-18 | デジタル電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01267978A (ja) |
-
1988
- 1988-04-18 JP JP9659088A patent/JPH01267978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| JPH0341920B2 (ja) | ||
| JP3838669B2 (ja) | 液晶駆動用集積回路 | |
| KR960005600A (ko) | 모듈카드 | |
| JPH01253995A (ja) | 電子回路板の活線挿入方法 | |
| JP3262070B2 (ja) | 出力バッファ | |
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| JP2621766B2 (ja) | 半導体装置試験用ユニバーサルバーンインボード | |
| JPH05257731A (ja) | インサーキット・エミュレータ用プローブ終端装置 | |
| KR20020045498A (ko) | 반도체 장치 | |
| KR970007000B1 (ko) | 전자기기의 카드 전원 및 신호전달 제어장치 | |
| JPH03116997A (ja) | シーケンサモジュール | |
| JP2884666B2 (ja) | 活線挿抜方式 | |
| US20030112567A1 (en) | Device preventing from chip damage caused by over voltage | |
| JPH01211876A (ja) | 基板の接続構造 | |
| KR200158546Y1 (ko) | 신호 안정화를 위한 리셋 제어 회로 | |
| JPH0325588A (ja) | 電子回路モジュール | |
| JP3103809B2 (ja) | 抵抗アレイ | |
| JPH0746750B2 (ja) | 電子回路 | |
| JP2518439B2 (ja) | 活線挿抜方式 | |
| JPH0668942A (ja) | カードエッジコネクタ | |
| JPS6358519A (ja) | コネクタ装置 | |
| JPH01237783A (ja) | 電子機器の接続方式 | |
| JPS63110573A (ja) | コネクタ接続状態検出装置 | |
| JPS5835390B2 (ja) | パツケ−ジの誤插入検出方式 |