JPH01268034A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01268034A JPH01268034A JP9587288A JP9587288A JPH01268034A JP H01268034 A JPH01268034 A JP H01268034A JP 9587288 A JP9587288 A JP 9587288A JP 9587288 A JP9587288 A JP 9587288A JP H01268034 A JPH01268034 A JP H01268034A
- Authority
- JP
- Japan
- Prior art keywords
- lifetime killer
- semiconductor substrate
- substrate
- lifetime
- dummy wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 229910001385 heavy metal Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 12
- 239000010931 gold Substances 0.000 abstract description 12
- 229910052737 gold Inorganic materials 0.000 abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 9
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 230000005496 eutectics Effects 0.000 abstract description 5
- 239000010453 quartz Substances 0.000 abstract description 3
- 239000012159 carrier gas Substances 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 230000006698 induction Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体装置の製造方法に関するつむ） 従来の
技術 特開昭６０−２０７５７６号公報等に知られている静電
誘導型サイリスタは、アノードからのホール注入により
、０８時のベース層を導電率変調してＯＮ電圧をドげて
いるが、このホールの注入により、ターンオン時にアノ
ード電流波形にテイルが発生する。このテイルの発生に
よりスイッチング損失が大幅に増えるため、一般にライ
フタイムキラーを拡散し、テイルをなくすことが行なわ
れている。
技術 特開昭６０−２０７５７６号公報等に知られている静電
誘導型サイリスタは、アノードからのホール注入により
、０８時のベース層を導電率変調してＯＮ電圧をドげて
いるが、このホールの注入により、ターンオン時にアノ
ード電流波形にテイルが発生する。このテイルの発生に
よりスイッチング損失が大幅に増えるため、一般にライ
フタイムキラーを拡散し、テイルをなくすことが行なわ
れている。
ρ１ 発明が解決しようとする課題
ところで、従来金拡散によるライフタイム制御は、シリ
コン基板表面に直接会を蒸着して、熱処理により基板内
に金を拡散する方法であるうこの方法では蒸着面に金−
シリコンの共晶が発生し表面状態が不安定となり、電極
を形成するためには、エツチング等によってこの共晶層
を除去する必要がある。しかしながら、拡散層が薄い場
合には、高ａ反層がエツチングによって除去されるため
、好ましくない。
コン基板表面に直接会を蒸着して、熱処理により基板内
に金を拡散する方法であるうこの方法では蒸着面に金−
シリコンの共晶が発生し表面状態が不安定となり、電極
を形成するためには、エツチング等によってこの共晶層
を除去する必要がある。しかしながら、拡散層が薄い場
合には、高ａ反層がエツチングによって除去されるため
、好ましくない。
本発明は、共ａ層をシリコン表面に発生させることなく
、基板内にライフタイムキラーを拡散し、ライフタイム
制御を行なうことを目的とするっに）課題を解決するた
めの手段 本発明はシリコン基板の酸化膜表面にライフタイムキラ
ー用重金属を蒸宿してなるダミーウェハーをライフタイ
ムキラーを導入すべき半導体装置と対向して拡散炉内に
配置し、熱処理を施し、前記半導体基板にライフタイム
キラー拡散を行なうことを特徴とする。
、基板内にライフタイムキラーを拡散し、ライフタイム
制御を行なうことを目的とするっに）課題を解決するた
めの手段 本発明はシリコン基板の酸化膜表面にライフタイムキラ
ー用重金属を蒸宿してなるダミーウェハーをライフタイ
ムキラーを導入すべき半導体装置と対向して拡散炉内に
配置し、熱処理を施し、前記半導体基板にライフタイム
キラー拡散を行なうことを特徴とする。
（ホ）作用
本発明は、ダミーウェハに蒸着された重金属が半導体基
板内にライフタイムキラー拡散されるう従って、基板と
金等の重金属を直接蒸着せずにライフタイムキラー拡散
が行なえるので、共晶を発生させることなく、ライフタ
イムが制御される。
板内にライフタイムキラー拡散されるう従って、基板と
金等の重金属を直接蒸着せずにライフタイムキラー拡散
が行なえるので、共晶を発生させることなく、ライフタ
イムが制御される。
（へ）実施例
以ド、本発明の一実施例を図面に従い説明する。
第３図は本発明が適用される静電誘導型サイリスタを示
す斜視図であるつまず、静電誘導型サイリスタを第３図
に従い説明する。Ｎ 型半導体基板め込まれており、ま
た半導体基板（１）の−面にはＰ＋十 型アノード層（３）、他面にはＮ 型カソード層（４）
が形成されるっそして、ゲート層（２１の電極を取り出
すため、電極取り出し領域Ｃυの半導体基板（１）はカ
ソード層（４ン側からゲート層（２）に至るまで除去さ
れている。ゲートＩｆｉｉ ＋２１ 、アノード層（３
）およびカソード層（４）に夫々、ゲート電極（５）、
アノード電極（６）およびカソードを極（７）を形成す
る。
す斜視図であるつまず、静電誘導型サイリスタを第３図
に従い説明する。Ｎ 型半導体基板め込まれており、ま
た半導体基板（１）の−面にはＰ＋十 型アノード層（３）、他面にはＮ 型カソード層（４）
が形成されるっそして、ゲート層（２１の電極を取り出
すため、電極取り出し領域Ｃυの半導体基板（１）はカ
ソード層（４ン側からゲート層（２）に至るまで除去さ
れている。ゲートＩｆｉｉ ＋２１ 、アノード層（３
）およびカソード層（４）に夫々、ゲート電極（５）、
アノード電極（６）およびカソードを極（７）を形成す
る。
そして、基板（１）内に、金等の重金属がライフタイム
キラーとして拡散されるう 次に、本発明の一実施例を第１図に従い説明する。
キラーとして拡散されるう 次に、本発明の一実施例を第１図に従い説明する。
まず、ライフタイムキラー拡散を行なう半導体装置が形
成された半導体基板（１０１と同サイズのシリコン基板
からなるダミーウェハａ５を用意するウモして、このダ
ミーウェハー卵の表面ｌこ二酸化シリコン膜αＱを形成
し、この二酸化シリコン膜ｆ１６）上にライフタイムキ
ラー用の金回を蒸着する。
成された半導体基板（１０１と同サイズのシリコン基板
からなるダミーウェハａ５を用意するウモして、このダ
ミーウェハー卵の表面ｌこ二酸化シリコン膜αＱを形成
し、この二酸化シリコン膜ｆ１６）上にライフタイムキ
ラー用の金回を蒸着する。
このように二酸化シリコン膜（１６）上に金ｑηを薄布
したダミーウェハα５と、ライフタイムキラー拡散を行
なう半導体基板００）とを石英ボード叩上に配置する、
このとき、ダミーウェハーａωの金α力側と本実施例で
は基板α■のアノード層（３）が形成されている側とを
対向して配置させる。
したダミーウェハα５と、ライフタイムキラー拡散を行
なう半導体基板００）とを石英ボード叩上に配置する、
このとき、ダミーウェハーａωの金α力側と本実施例で
は基板α■のアノード層（３）が形成されている側とを
対向して配置させる。
そして、拡散炉は内にボートｕ８を挿入し了キャリアガ
ス■としてＮ２ガスを用い所定温度で熱処理すると、ダ
ミーウェハ叫の金αηは二酸化シリコンｆｉＱＢを通じ
てシリコン中には拡散せず、対向配置せしめられている
半導体基板αα中に拡散され、基板αα内にライフタイ
ムキラー拡散が行なわれる。
ス■としてＮ２ガスを用い所定温度で熱処理すると、ダ
ミーウェハ叫の金αηは二酸化シリコンｆｉＱＢを通じ
てシリコン中には拡散せず、対向配置せしめられている
半導体基板αα中に拡散され、基板αα内にライフタイ
ムキラー拡散が行なわれる。
第２図および第１表に本発明によりライフタイムキラー
拡散を種々の温度で行ったもの（本発明）と、半導体基
板に直接会を蒸着してライフタイムキラー拡散を種々の
温度で行ったもの（従来例）とのライフタイムを測定し
た結果を示す。
拡散を種々の温度で行ったもの（本発明）と、半導体基
板に直接会を蒸着してライフタイムキラー拡散を種々の
温度で行ったもの（従来例）とのライフタイムを測定し
た結果を示す。
第 １ 表
第２図から本発明のものは、従来例のものと温度に対す
る傾きはほぼ同じで、拡散温度が全体に２０〜３０℃高
くシフトしている。拡散温度を制御することによってラ
イフタイムが制御できる。
る傾きはほぼ同じで、拡散温度が全体に２０〜３０℃高
くシフトしている。拡散温度を制御することによってラ
イフタイムが制御できる。
（ト） 発明の詳細
な説明したよう番ζ、本発明によれば１、金等のライフ
タイムキラー用重金属を直接蒸着することなく、ライフ
タイムキラーの導入が行なえるので、共晶の発生がなく
なる。従って、拡散後の共晶の除去という工程が不良と
なり、工程が簡単になる。
タイムキラー用重金属を直接蒸着することなく、ライフ
タイムキラーの導入が行なえるので、共晶の発生がなく
なる。従って、拡散後の共晶の除去という工程が不良と
なり、工程が簡単になる。
また、特別な装置も必要としないので、その実用的効果
は大きい。
は大きい。
第１図は本発明の製造方法を示す概略側面図、第２図は
本発明と従来例との拡散温度とライフタイムとの関係を
示す特性図、第６図は静電誘導型サイリスタの構造を示
す断面図である。 αα・・・半導体基板、α５）・・・ダミーウェハ、（
１ω・・・二酸化シリコン膜、α加・・金、σａ・・・
石英ボート、α９・・・拡散炉。
本発明と従来例との拡散温度とライフタイムとの関係を
示す特性図、第６図は静電誘導型サイリスタの構造を示
す断面図である。 αα・・・半導体基板、α５）・・・ダミーウェハ、（
１ω・・・二酸化シリコン膜、α加・・金、σａ・・・
石英ボート、α９・・・拡散炉。
Claims (1)
- １）シリコン基板の酸化膜表面にライフタイムキラー用
重金属を蒸着してなるダミーウェハーをライフタイムキ
ラーを導入すべき半導体基板と対向して拡散炉内に配置
し、熱処理を施し、前記半導体基板にライフタイムキラ
ー拡散を行なうことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9587288A JPH01268034A (ja) | 1988-04-19 | 1988-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9587288A JPH01268034A (ja) | 1988-04-19 | 1988-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268034A true JPH01268034A (ja) | 1989-10-25 |
Family
ID=14149442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9587288A Pending JPH01268034A (ja) | 1988-04-19 | 1988-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268034A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175834A (ja) * | 1982-04-08 | 1983-10-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59232427A (ja) * | 1983-06-15 | 1984-12-27 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-04-19 JP JP9587288A patent/JPH01268034A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58175834A (ja) * | 1982-04-08 | 1983-10-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59232427A (ja) * | 1983-06-15 | 1984-12-27 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120315A (ja) | 半導体装置基板 | |
| US3429029A (en) | Semiconductor device | |
| JP2730900B2 (ja) | 半導体装置の製造方法 | |
| KR870002645A (ko) | 반도체장치의 제조방법 | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| US3343048A (en) | Four layer semiconductor switching devices having a shorted emitter and method of making the same | |
| JPH01268034A (ja) | 半導体装置の製造方法 | |
| JPS5910271A (ja) | 半導体装置 | |
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| US3537889A (en) | Low temperature formation of oxide layers on silicon elements of semiconductor devices | |
| JPS6057925A (ja) | シリコン上へのタングステン膜の形成方法 | |
| JP4380418B2 (ja) | 半導体装置の製造方法 | |
| JPS5940580A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPS58121685A (ja) | 縦型電界効果トランジスタ | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JP2000195811A (ja) | 固相拡散法及びその方法を使用した半導体装置の製造方法 | |
| JPH01235333A (ja) | ３−５族化合物半導体の熱処理方法 | |
| JPS6243150A (ja) | 半導体装置の製造方法 | |
| JPS61290712A (ja) | 非晶質半導体膜の製造方法 | |
| JPS5917845B2 (ja) | 半導体装置の製造方法 | |
| JPH01298727A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH022287B2 (ja) | ||
| JPS62235779A (ja) | 半導体装置 |