JPH01268052A - 固体撮像装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像装置、特にＣＣＤ型撮像素子に好適な固体
撮像装置に関する。

〔従来の技術〕

従来のＣＣＤ型固体撮像素子は第６図に示す様な構成に
なっている。１はホトダイオード、２は垂直ＣＣＤ、３
−１は第１水平ＣＣＤ、３−２は第２水平ＣＣＤである
。ホトダイオード１で光電変換された信号電荷は、垂直
ブランキング期間中に一括して垂直ＣＣＤ２に送られ、
垂直走査期間には、各水平プランチン期間に水平ＣＣＤ
３−１もしくは３−２に転送され、水平走査期間に順次
素子外部に信号として取り出される。

上記ＣＣＤ型撮像素子は、低雑音を特徴としている。ま
た、水平ＣＣＤを並列に設けることにより、高速走査に
も適している。しかしながら、垂直ＣＣＤの転送可能な
信号電荷量が小さく、素子のダイナミックレンジ（飽和
信号電荷量と雑音電荷の比）が小さいという問題があっ
た。

上記ダイナミックレンジに関する問題を解決する装置が
、特開昭５９−３３８６５に提案されている。

この改良型の従来装置は、垂直ＣＣＤシフトレジスタに
おける電極単位面積あたりの電荷蓄積容量を水平ＣＣＤ
シフトレジスタにおける電＋４川位面積あたりの電荷蓄
積容量より大きくする様な構造をもたせている。従来の
改良装置では、２つの構造が提案されているゆすばわち
、第１に垂直ＣＣＤチャネルのチャネル深さを、水平Ｃ
Ｃｌ）シフトレジスタを構成するチャネル深さより浅く
するか、第２に垂直ＣＣＤシフトレジスタにおける蓄積
電極下の電位と該転送電極下の電位との電位差を水平Ｃ
ＣＤシフトレジスタにおける′ａ積電極との電位差より
高くするかのいずれかとする構造となっている。以下、
改良型従来装置についてさらに詳細に述べる。

第７図は、従来の改良装置の構造の一例を示す断面図で
ある。部分４は垂直ＣＣＤシフトレジスタが集積されて
いる領域、部分５は水平ＣＣＤシフトレジスタが集積さ
れている領域、６は第１導電型（例えばｎ型）の半導体
基板、７は埋め込みチャネル用の低濃度拡散層であり、
基板と反対の導電型（例えばｐ型）で、その基板よりの
部分は不純物濃度を高くしである。８，９はＣＣＤ電極
を示しており、一般に第１層目の多結晶シリコンおよび
第１層目と若干型なりをもつ第２層目の多結晶シリコン
で作られる。ここで第２層目の多結晶シリコン電極９の
下の半導体表面１１には、第１層目電極下に形成される
表面ポテンシャルと差をつけるため、第１導電型の不純
物層が設けられている。、１０はゲート酸化膜である。

ここで、垂直ＣＣＤシフトレジスタを形成するチャネル
７−１の拡散深さＸ　ｃ　ｈ　１は水平ＣＣＤシフトレ
ジスタを形成するチャネル７−２の拡散深さＸｃｈｘよ
り浅く設定されている。

この従来装置では、走査速度の遅い垂直ＣＣＤの拡散深
さだけを浅くすることにより、転送損失の問題を生じる
ことなく、垂直ＣＣＤの単位面積当りの電極容量Ｃを増
加させることができる。この結果垂直ＣＣＤの転送可能
な信号電荷量を大きくできる。

第８図に上記従来例とは別の構造により、垂直ＣＣＤの
単位面積当りの電極蓄積容量を増やした従来装置の一例
を示す、４〜１１は第７図と同様である。この従来例で
は、垂直ＣＣＤシフトレジスタ領域４を形成する不純物
層１１−１の基板６と同型（すなわち拡散層７と反対型
）の不純物層の不純物濃度ＣＢＩは水平ＣＣＤシフトレ
ジスタ領域５を形成する不純物層１１−２の不純物濃度
Ｃａｔより高く設定される。

第９図は、垂直および水平の各レジスタの右側−組のＣ
ＣＤｆｆ１極に“１”レベル（高電圧）のクロックパル
スφ１およびφ２が印加され、左側−組のＣ０Ｄｆ！極
には“０”レベル（ＯＶまたは低電圧）のクロックパル
スφ１およびφ２が印加されている状態での、Ｃａｚ＞
Ｃａｔとなる従来改良装置（同図（ａ））とＣａｔ＝Ｃ
ａｚなる従来装置（同図（ｂ））の表面ポテンシャル図
である。この従来改良装置では、Ｃａｚ＞Ｃｕ２．とす
ることにより、転送速度の問題なく垂直ＣＣＤシフトレ
ジスタの２電極８−１．９−１のポテンシャル差Ｖａｔ
が。

Ｃｔｓｘ　＝　Ｃａｘであった従来装置のポテンシャル
差Ｖ　ａ　１　’より大きくできる。この結果、単位面
積当りの電極容量ＣとＶａの積で決定されるＣ　ＣＤ　
ｆｆｉ極の蓄積可能な最大電荷量を大きくできる。

〔発明が解決しようとする課題〕

上記従来技術ならびに従来改良技術は以下の２点の問題
があった。

第１に上記従来改良装置で述べられた２つの構造におい
ては、垂直ＣＣＤの転送可能な最大電荷量への配慮が末
だ充分ではなく、素子のダイナミックレンジ（飽和信号
電荷と雑音電荷の比）が小さい。

第２に従来装置では第１水平ＣＣＤから第２水平ＣＣＤ
への電荷転送に際する残留電荷についての配慮がなされ
ておらず、混色ならびに固定パターン雑音といわれる縦
筋状の雑音の発生による画質劣化が生じるという問題が
あった。

以下、第１０図を用いて上記第１の問題を更に詳しく説
明する。

第１０図（ａ）は第６図の垂直ＣＣＤＡＡ’の継面構造
図である６６〜８，１０は第７図と同様であり、１５は
ＣＣＤチャネルの横方向分離を行なうための基板と同型
（例えばｐｆｆ）でかつ基板より高濃度のチャネルスト
ッパ層、１６はＬＯＧＯＳフィールド酸化膜である。同
図（ｂ）は、同図（ａ）の垂直ＣＣＤチャネル部ａ　−
ａ　’の深さ方向の電位図、同図（Ｑ）は同図（ｂ）の
最大電位の垂直ＣＣＤチャネル部の横方向の電位図であ
る。

Ｑｓは信号電荷を示す。垂直ＣＣＤの転送可能な電荷量
Ｑは式（１）で与えられる。

Ｑ＝Ｓ嘲Ｃ傘ΔＶ　　　　　　　　　　・・・（１）こ
こに、Ｓは、垂直ＣＣＤ１１を極当りのチャネルが形成
される領域の有効チャネル面積を示し、式４式％ Ｌニー電極当りの設計チャネル長 Ｗ：設計チャネル幅 ΔＷ：チャネル幅やせ細り量（実効チャネル幅と設計チ
ャネル幅の差） またＣは単位面積当りの 容量値を示し１式（３）で表わされる。

ｔｏｘａゲート酸化膜の膜厚 Ｅ　ＯＸ　：ゲート酸化膜の誘電率 ｘｄ　：チャネル深さ（シリコン表面からチャネルの最
大電位点までの距離） ｔｓｔ：シリコン誘電率 さらに、ΔＶはチャネルの最大電位とシリコン表面の電
位との差で転送可能な最大電荷量による最大電圧振幅を
示す。なぜなら、信号電荷が表面に到達すると、表面に
ある界面準位により電荷がとらえられ、垂直ＣＣＵの転
送効率が急激に劣化するため、転送可能な信号電荷によ
る最大電圧振幅はΔＶとなるからである。以上から、転
送可能な電荷量Ｑを増やすには、有効チャネル面積Ｓを
増加し、単位面積当りの容量Ｃを増やし、最大電圧振幅
Δ■を増やせばよいことがわかる。

従来の改良装置においては、上記３つの要因のうち、下
記２点についての配慮がなされていない。

第１に、すべてのＣＣＤ型搬像素子においてはチャネル
の横方向分離のために、第１０図（ａ）に示す基板６と
同型（ＣＣＤチャネル層７とは反対型）の高濃度のチャ
ネルストッパエ５を形成する。

このチャネルストッパ１５が素子制御時の熱工程により
横方向に拡散しＣＣＤチャネル領域に侵入し、チャネル
の不純物層７を打ち消し、実効的なチャネル幅がΔＷだ
け彫少してしまい有効チャネル面積が小さくなる。第２
には、転送可能な信号による最大電圧振幅を、隣接する
電極間のポテンシャル差ＶＢと考えているために、通常
の駆＃電圧と不純物濃度においては転送可能な信号電荷
による最大電圧がチャネルの最大電圧とシリコン表面の
電位差ΔＶにあることが配慮されておらず。

ΔＶには上限ができる。以上の結果、垂直ＣＣＤの最大
転送電荷量は充分な値を取り得なかった。

さて、前記第２の第１水平ＣＣＤより第２水平ＣＣＤへ
の電荷転送に際する残留電荷についての混色ならびに固
定パターン雑音といわれる縦筋状の雑音の発生による画
質劣化という問題に関して以下、第１１図を用いて更に
詳しく説明する。

第１１図（ａ）は第６図の水平ＣＣＤ部Ｂ−１１’の平
面図である。１８−１は第１転送ゲート電極。

１８−２は第１水平ＣＣＤ１ｔ極、１８−３は第２転送
ゲート電極、１８−４は第２水平ＣＣＤ電極、７は第７
図（ａ）と同じ＜ＣＣＤチャネル領域（図中斜線領域）
、２０はＣＣＤチャネル領域を形成する際のイオン打ち
込み領域である。同図（ｂ）は同図（ａ）のｂ−ｂ’の
断面図である。１８−１〜４は同図（ａ）と同じ、６，
７．１０は第７図（ａ）と同じである。また、同図（ｃ
）は第１水平ＣＣＤより第２水平ＣＣＤへの電荷転送が
なされる際の同図（ｂ）のＣＣＤチャネルの電位を示す
図で、それぞれ、上図が転送開始前、下図が転送時に対
応する。従来の素子においては、水平ＣＣＤのチャネル
領域７はチャネルストッパ上部にあるＬＯＧＯ３酸化膜
をマスクとして、水平ＣＣＤ領域全域にチャネル形成の
ためのイオン打ち込みをすることにより作製された。す
なわち、本従来例ではチャネル領域７はｒ、　ｏ　ｃ　
ｏ　ｓ酸化膜の形成されていない領域と等しい。この結
果、第１０図で述べたと同様に、チャネルストッパの横
方向拡散によるＣＣＤチャネルへの侵入が生じ、第１水
平ＣＣＤｆｆ１極１８−２下においては、チャネル幅の
小さい部分Ｓｃの電位がチャネル幅の大きい部分に比し
て低くなる。この電位差により、同図（ｃ）に示す如く
、第１水平ＣＣＤ電極１８−２から第２水平ＣＣＤ電極
１８−４への電荷転送に際し、ある量の電荷Ｑｎが第１
水平ＣＣＤ電極下に残ることになる。

本発明の目的は、垂直ＣＣＤの最大転送電荷量を増大し
、素子のダイナミックレンジを向上することにある。

本発明の他の目的は、第１水平ＣＣＤ電極から第２水平
ＣＣＤ１を極への電荷転送時に生じる残留電荷をなくし
、混色と固定パターン雑音のない高画質のＣＣＤ型撮像
素子を実現することにある。

〔課題を解決するための手段〕

上記第１の目的は、垂直ＣＣＤ表面部にＣＣＤチャネル
と同型の第２のチャネル層を形成することにより達成さ
れる。また、第２の目的は、２本の水平ＣＣＤ間のＣＣ
Ｉ）チャネル層をチャネルストッパ領域より離して形成
することにより、達成される。

〔作用〕 上記、垂直ＣＣＤ表面部に設けられた第２のＣＣＤチャ
ネル層は浅くかつ高濃度のチャネル層を形成し、ＣＣＤ
チャネル部に侵入したチャネルストッパ層を打ち消し、
実効的なチャネル幅の減少ΔＷを解消し、有効チャネル
面積を拡大できる。

また、チャネル最大電位を高くし、最大電圧振幅ΔＶを
増加することができる。さらに、チャネルの最大電位を
表面近くにすることができ、単位面積当りの容量Ｃを大
きくできる。これらの効果により、垂直ｃ　ｃ　ｎの最
大転送電荷量を１請的に向上できる。しかも、水平ＣＣ
Ｄは、第１ＣＣＤチャネル層の深さと濃度を適切に設計
することにより、高速駆動が可能となる。以上の結果、
高速駆動性能を持つ水平ＣＣＤと大きな最大転送電荷量
を持つ垂直ＣＣＤを同時に実現できる。

また、２本の水平ＣＣＤ間のＣＣＤチャネル層をチャネ
ルストッパ領域より離して形成することにより、ＣＣＤ
チャネルとチャネルストッパ間に距離ができ横方向に拡
散する。チャネルストッパ層はＣＣＤチャネルに到達す
ることがなくなる。

これにより第１水平ＣＣＩ）　電極上のチャネル幅の大
きい部分と小さい部分の電位差が解消でき、第１水平Ｃ
ＣＤ電極から第２水平ＣＣｌ１ｔ極への電荷転送に際す
る。第１水平ＣＣＤ電極の残留電荷をなくし、混色、固
定パターン雑音のない素子を実現できる。

〔実施例〕

以下１本発明の一実施例を第１図と第２図により説明す
る。第１図（ａ）は本発明による第６図Ａ、　−Ａ　’
の垂直ｃ　ｃ　ｎの断面構造図である。符号の６〜８，
１０，１５および１６は第１０図と同じであり、２１は
ｎ−第２ＣＣＤチャネル層である。また、同図（ｂ）は
、同図（、）の垂直ＣＣＤチャネル部ｄｄ’の深さ方向
の電位図、同図（ｃ）は同図（ｂ）の最大電位の垂直Ｃ
ＣＤチャネル部の横方向の電位図である。

また、第２図は第６図のｃ−ｃ’−ｃ’に示す。

垂直ＣＣＤ領域４と水平ＣＣＤ領域５とその間の転送ゲ
ート領域、の断面構造展開図である。図中、６〜１ｏは
第８図と同じ、２１はｎ−第２ＣＣＤチャネル層である
。

本実施例では、第２ＣＣＤチャネル層２１が垂直ＣＣＤ
部表面部に形成されている。この結果。

実効的チャネル幅の減少が解消され、チャネル深さＸ、
が浅くなり、最大電圧振幅ΔＶが増加するので、垂直Ｃ
ＣＤの最大転送電荷量が増加する。

また、ＣＣＤチャネル７の深さと濃度を最適に設計する
ことにより、高速駆動の可能な水平ＣＣＤを同時に実現
できる。

なお、本実施例では、チャネルの横方向分離のために、
厚いＬＯＧＯＳフィールド酸化膜の下にチャネルストッ
パのある例を述べたが、本発明はフィールドプレート法
（テレビジョン学会誌４１゜１１　　（１９８７）ＰＰ
１０８３−１０８０）（７）場。

合にも同様に適用できる。また、ＣＣＤがウェル内に形
成される場合も同様に適用できる。

また、この第１の実施例のＣＣＤ型撮像素子は、例えば
以下に述べる様な製作プロセスにより製作することがで
きる。また、ＣＣＤチャネル領域に不純物原子のイオン
打ち込みを行ない、不純物拡散のためのアニールを所定
時間待なう。つぎに、予め水平ＣＣＵレジスタ領域と転
送ゲート領域１９に写真触該用のホトレジストを塗布す
ることにより打込み時のマスクとし、垂直ＣＣＤシフト
レジスタ領域４に第２ＣＣＤチヤネル形成のための所定
の不純物イオンを打ち込む、この後水平レジスタ領域５
と転送ゲート領域１９のレジストを除去し、電極を形成
する。この製作プロセスにより第２ＣＣＤチヤネルは熱
工程による拡散をわずかしか受けず、浅い接合の形成が
可能となる。

第３図は本発明の別の実施例の、第６図Ｃ−ｃ’−ｃ’
に示す断面の展開図である。本実施例では、水平ＣＣＤ
領域４ならびに垂直ＣＣＤ領域５の各電極は第２層ポリ
シリコン電極１８−６と第３Ｐ？Ｉポリシリコン１８−
７で形成され、転送ゲート領域１９の電極は第１層ポリ
シリコン電極で形成される。

本実施例の捕造は以下の製作プロセスにより製作する。

まず、第１の実施例と同様に第１のＣＣＤチャネル領域
にイオン打込みを行ない、アニールを所定時間待なう。

つぎに、転送ゲート領域１９の第１層ポリシリコン電極
１８−５を形成する。

つぎに、水平ＣＣＤレジスタ領域５と転送ゲート領域１
９の一部にホトレジストを塗布し、このホトレジスト転
送ゲートを形成する第１属ポリシリコン電極１８−５を
マスクとして垂直ＣＣＤシフトレジスタ領域４に第２Ｃ
ＣＤチヤネル形成のための所定の不純物イオンを打ち込
む。この後水平レジスタ領域のレジストを除去し、第２
層および第３層ポリシリコン電極よりなるＣＣＤ電″極
１８−５．１８−６を形成する。

本実施例によれば、第２ＣＣＤチャネル層２】は転送ゲ
ートを形成する第１層ポリシリコン電極１８−５と自己
整合的に形成でき、第２０ＣＤチヤネル層２１と転送ゲ
ート電極１８−５あるいはＣＣＤ？極１８−６との合せ
ずれを生じることがない。

このため、第２ＣＣＤチヤネルの切れ目における同−電
極上電位の山谷による残留電荷の発生を防ぎ、高い転送
効率を得ることができる。

第４図に上記第１の実施例の撮像索子の駆動法を示す。

本実施例によれば、第２０ＣＤチヤネルの形成によりＣ
０Ｄｆ！！極にかかる電圧が同一の場合に垂直ＣＣＩ）
のチャネル電位は水平ＣＣＤのチャネル電位より高くな
る。この結果、従来の様に垂直ＣＣＤと水平ＣＣＤの駆
動電圧を同一にすると、垂直ＣＣＤより水平ＣＣＤの駆
動の際に転送が充分に行なわれなくなる場合がある。

第４図の駆動法においては、垂直ＣＣＤの駆動電圧を水
平ＣＣＤの駆動電圧よりより低い方にシフトすることに
より、この問題を解決した例である。

同図（ａ）は第３図と同様の断面展開図である。

垂直ＣＣＤは端子Ｖ　１．　Ｖ　ｚ　、　Ｖ　ｓ　ｐ　
Ｖ　ａ　ニかかる４相のパルスにより、また、水平ＣＣ
Ｄは端子Ｈ１゜Ｈｚ、Ｈａｓ　Ｈａにかかる４相のパル
スにより、転送ゲートは端子Ｔにかかるパルスにより駆
動される。

同図（ｂ）は各電極下の電位図、同図（ｃ）は各端子に
かかるパルスタイミングを示す。垂直Ｃ（、、Ｄより水
平ＣＣＤへの転送時（同図（ｂ）の時刻１．）転送を充
分に行なうため、本駆動法では垂直ＣＣＤのパルス電圧
が低電圧Ｌ　Ｌの時の垂直ＣＣＤ　電極下のチャネル電
位φＭＬ、転送ゲートのパルス電圧が高電圧ＨＭ時の転
送ゲート下の電位φＴＨ１水平ＣＣＤのパルス電圧が高
電圧ＨＨ時の水平ＣＣＤ電極のチャネル電位φＨＨが式
（４）を満足する様に駆動される。

φｖしく　φＴＨ＜　φｎＨ−（４） 本実施例の駆動法によれば、垂直ＣＣＯより水平ＣＣＤ
への充分な転送効率を得ることができる。

なお、垂直ＣＣＤのパルス電圧が低い時の垂直Ｃ０Ｄｔ
１！極の表面電位が基４Ｉｉｉ電位と等しくなる様に駆
動することにより、低暗電流化を図ることもできる。ま
た、本駆動法は垂直ならびに水平ＣＣＤのパルスの相数
によらず実施できることは勿論である。

第５図に第２の実施例を示す。同図（ａ）は第６図の水
平ＣＣＤ部Ｂ−８’の平面図である。図中１８−１〜１
８−４．１４．２０は第１１図と同様で、実線５１で示
す領域の内側が［、ａｃｏｓ酸化膜が形成されないチャ
ネルストッパのない領域である。同図（ｂ）は第８図（
ｂ）と同様の、第５図（ａ）　Ｂ−１１’の断面構造図
である。また、同図（ｃ）は第１水平ＣＣＤより第２水
平ＣＣＤへの電荷転送がなされる際の同図（ｂ）のＣＣ
Ｄチャネルの電位図で、それぞれ、上の曲線が転送開始
前、下の曲線が転送時に対応する０本実施例では、二本
の水平ＣＣＤ間で、ＣＣＤチャネル領域７はｎ−ＣＣＤ
チャネル領域を形成する際のイオン打ち込み領域２０を
破線で示したように、ＬＯＧＯ８酸化膜の内側にするこ
とにより、　ＣＣＤチャネル領域７をｒ＝ａｃｏｓ酸化
膜より離して形成している。これにより、ＬＯＧＯ８酸
化膜下のチャネルストッパのＣＣＤチャネルへの侵入を
防ぎ、第１水平ＣＣＤ１Ｎ！極下の電位差をなくし、同
図（Ｃ）に示す様に残留電荷なし、水平ＣＣｌ）　１よ
り水平ＣＣＤ２への電荷転送を行なうことができる。な
お、水平ＣＣＤの並列の本数は２本以上なら上記第２の
実施例は同様に適用できる。

〔発明の効果〕

本発明によれば、垂直（、ＣＤの実効的チャネル幅の減
少をなくし、チャネル深さを深くし、最大電圧振幅を大
きくできるので、垂直ＣＣＤの最大転送電荷量を増大し
、高ダイナミツクレンジを得ることができる。また、本
発明によれば、並列水平ＣＣＤ間の電荷転送に際して生
ずる残留電荷をなくすことができるので、混色、固定パ
ターン雑音の発生を防ぐことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の固体撮像素子の要部断面図
とチャネル深さ方向と横方向の電位図、第２図、第３図
は本発明の一実・施例になる固体撮像装置のＣＣＤ索子
部断面の展開図、第４図は第３図の実施例の１Ｍ励動法
示す素子断面図および電位分布図および動作タイミング
図、第５図は本発明の他の実施例の撮像素子要部平面図
および断面図および電荷転送時の電位図、第６図は従来
素子の回路構成を示す平面図、第７図、第８図は従来改
良装置の断面図、第９図は第８図の素子の表面ボテンシ
ャネの説明図、第１０図は第６図Ａ−Ａ’の断面とチャ
ネル深さ方向と横方向の電位図、第１１図は第６図Ｂ−
Ｒ’の平面図と断面図並びに電荷転送時の電位図である
。 １・・・ホトダイオード、２・・・垂直ＣＣＤ、３−１
゜３−２・・・水平ＣＣＤ、４・・・垂直ＣＣＤ領域、
５・・・水平ＣＣｌ）領域、６・・・第１導電型半導体
基板、７・・・ＣＣＤ埋め込みチャネル層、８，９・・
・ＣＣＩ）　［極、１０・・・ゲート酸化膜、１１・・
・第１導電型不純物層、１５・・・チャネルストッパ、
１６．５１・・・ＬＯＧＯＳフィールド酸化膜、１８−
１．１８−２．１８−３．１８−４・・・ポリシリコン
電極。 １９・・・第１転送ゲート領域、２０・・・ｎ−打ち込
み領域、２０・・・ｎ−第２ＣＣＤチヤネル。 第　／　図 （α）（ｂ） ２１　　ｎ−’Ａ２ＣＣＤｂ＊Ｉし 躬２　図 −４−１９５−” 躬　３　図 ／２−６　躬２／ｉ拳°ｊンリコノエノデ　　／デ　毛
口艮り一ト寸Ｉへ躬　４　凹 ム　−「−］−ＬＬ ＴＪ−−コー２γ Ｈ＋　　　　　　　　ＨＬ Ｈｚ　　　　　　　　　１，４Ｌ Ｈ３ゴーーーーＨ１−Ｉ Ｈ４）４Ｌ 第　５　図 ８　　　　　　　　　　　　　　　　　　　　　　８′
’；／　ＬＯＣＯ５配化犠 第　８１２１ 躬　２　図 （ｃＬ） （ｂ） 躬　ｌＯ凹 （ａ）　　　　　　　　　　　　（ｂ）ｉｔ　　ＬｏＣ
ｏｓｆｌｌ化ＦＩＬ

Claims (1)

1. 【特許請求の範囲】 １、同一半導体基板上に、二次元状に配置された光電変
   換素子と、該光電変換素子に蓄積された光信号電荷を順
   次転送する垂直ＣＣＤおよび水平ＣＣＤを集積化した固
   体撮像装置において、該垂直ＣＣＤ表面部に該垂直ＣＣ
   Ｄのチャネル層を形成する不純物層と同型の第２のチャ
   ネル不純物層を設けたことを特徴とする固体撮像装置。 ２、同一半導体基板上に二次元状に配置された光電変換
   素子と、該光電変換素子に蓄積された光信号電荷を順次
   転送する垂直ＣＣＤおよび複数の水平ＣＣＤを集積化し
   た固体撮像装置において、該水平ＣＣＤ間のチャネル領
   域をチャネル分離のために形成するチャネルストッパか
   ら離して形成したことを特徴とする固体撮像装置。