JPH01268156A - 封止型半導体装置とその製造方法 - Google Patents

封止型半導体装置とその製造方法

Info

Publication number
JPH01268156A
JPH01268156A JP63095669A JP9566988A JPH01268156A JP H01268156 A JPH01268156 A JP H01268156A JP 63095669 A JP63095669 A JP 63095669A JP 9566988 A JP9566988 A JP 9566988A JP H01268156 A JPH01268156 A JP H01268156A
Authority
JP
Japan
Prior art keywords
glass layer
parts
boundary surface
semiconductor element
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63095669A
Other languages
English (en)
Other versions
JP2585362B2 (ja
Inventor
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63095669A priority Critical patent/JP2585362B2/ja
Publication of JPH01268156A publication Critical patent/JPH01268156A/ja
Application granted granted Critical
Publication of JP2585362B2 publication Critical patent/JP2585362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は絶縁性容器に半導体素子をガラスを利用して気
密に封止する装置に関する。
(従来の技術) 多くの分野に利用されている半導体素子はD−RAMに
代表されるように集積度か向上することにより必然的に
多ピン構造が採用せざるを得ない状況にある。ところで
半導体素子の中でメモリやグー1ヘアレイ等を構成する
MO3型素子ではセラミック製の外囲器を利用して気密
に封止する々式が適用されており、その集積度の向上に
伴って同様に多数のり一ド喘子を備える構造か使用され
ている。
一方、半導体素子の組立手段としては(1)個別半導体
素子や集積回路等に採用されている封止用樹脂を利用す
る方式、(2)メモリ等に適用しているセラミック等の
絶縁性容器を利用する方式等か知られている。
この後者の実装方法は幾多の変度を経て第3図に示す断
面構造も適用されているが、半導体素子を収容する中空
容器50は蓋体51とこれに相対向して配置する一対の
絶縁性部材即ちセラミック支持体52で構成するので、
両部品を今後割型部品と記載する。
このセラミック支持体52は図に明らかなようにその中
央部に凹部53か設置され、ここに被組立部品であるグ
ーミルアレイやメモリ用のHO3型半導体装置等の多ピ
ン構造の半導体素子54を常法によりマウンl〜し、こ
のセラミック支持体52もDIP(DualIn Pa
ckage)用のリードフレーム(図示せt) にマウ
ントする。このDIP用リードフレームは周りに設置す
る金属製の枠体を起点としてその求心方長するリード端
子を形成して単位体を構成し、この単位体毎に透孔を設
置して搬送に備えると共に自動化に役立たせている1、
その成形は通常食刻工程もしくはブレスエ稈によってあ
り、材質は42Alloy等のFeNi合金の外にFQ
、 CuもしくはCu合金更にクラッドt、j 131
等か適用され−(いる。
半導体素子には必要な機能を発揮するのに不可欠な不純
物領域等と電気的に接続した導電性金属からなるバット
(図示−Vす゛)が設置されでいるのはよく知られてい
る通りであり、一方中空容器50に収容する半導体素子
54の機能を外部に導出するためにはこの蓋体51とセ
ラミック支持体52の境界部分に外部リード55即らリ
ードフレームに形成するアウターリードを配置する。
この外部リード55は導電性金属からなるパッドとの間
に金属細線56を接続して電気的な接続を果たす。この
接続には超音波ホンディングを採用するのが一般的でパ
ッドと外部リード間はアルミ細線で接続され、金属細線
56には一定のループか形成される。
ところで蓋体51ならびにセラミック支持体52にス層
56をスクリーン印刷法により印刷してあり、半導体素
子54及び外部リード55を71シントした絶縁製割型
部品52に同じく割型部品であるこの蓋体51を重ねた
状態で約450’Cに維持した大気中で焼成することに
より印刷したガラスを溶融して気密に封止する。
この割型部品である蓋体51は他の絶縁性支持体52の
境界°部分は互いに接触する構造であるので外部リード
55はこの境界部分に交差して配置されることになる。
更に前述のにうに多ピン構造のリードフレームには18
0ピン乃至120ピンが設置され、そのピッチは0.5
mmであり、リード端子即ち外部リード55の幅は0.
2〜0.3mmに成形する。この外部リード55を配置
した蓋体51と絶縁性支持体52の境界部分の厚さは封
止ガラスを含め−(−o、5mm程度であり、この中空
の箱体の寸法は401nm角位である。
[発明が解決しようとする課題] 前述の封止型半導体素子では低融点ガラスの溶融により
気密に封止する工程を実施するが、溶融した低融点ガラ
ス中で多数の外部リードの位置が一定に維持できないた
めに上下にバラツク欠点があり、この状態を第4図に示
した。この図から明らかなJ:うに溶融ガラス層に剛体
からなる外部リードが浮遊する形状になり、従って位置
を一定に固定することは極めて困難になる。
しかも、冷却後、この中空箱体から導出した外部リード
を所定の形状に成形するのに必要な切断及び曲げ加工を
施すに際しては、外部リードの位置が不均一なので不要
な外圧が加わって気密性を損なう基になる。
更にプリント基板等にこのにうな封止型半導体装置を実
装すると、両者間に隙間を生じて不良が発生する。
本発明は上記欠点を除去する新規な封止型半導体装置を
提供することを目的とするものである。
[発明の構成] (課題を解決するだめの手段) この目的を達成するのに本発明で(j、相対向して配置
することにより中空の箱体を構成する一対の絶縁製割型
部材の一方に設置した支持部に半導体素子をマウントし
、この絶縁製側形部4Aの境界面には凸状部を形成し、
半導体素子に設置する電極と電気的に接続する外部リー
ドをこの凸状部に交差する方向に配置して、この付近に
設置するガラス層の溶融時における位置固定用として機
能させる。この場合絶縁製側形部材の境界面に形成する
凸状部は一方は境界面に沿って設け、他方は外部リード
と点接触もしくは線接触状態でその位置を固定する手法
を採用した。
(作 用) このように本発明では半導体素子に設置する電極と電気
的に接続する多数の外部リードを一対の絶縁製割型部材
の境界面に交差する方向に配置する方式を採用している
ので、この外部リードは溶融ガラス層内に配置する外部
リードは一対の絶縁製割型部材境界面に形成する凸状部
により線状もしくは点状に保持されることになる。凸状
部の形状としては相対向して配置する絶縁製割型部材境
界面の一方もしくは両方に線状に形成し、更にこれに対
向する他方には線状もしくは点状に形成する。
この結果、集積度が大きい半導体素子と電気的に接続す
る多数の外部リードは溶融ガラス層内でこの凸状部によ
り保持されるのでその位置が一定になり、冷却後も一列
に整列され、従ってその後の工程である切断、折曲げ工
程における歩留りを向上することになる。
と言うのは、この切断、折曲げ工程における支点位置は
リード端子毎に一定に抑制されることに由来する。
更に、このような工程を経て得られるいわゆる封止型半
導体装置はその集積度の向上により外部リード数が14
0ピン乃至180ピンと増えその間隔か狭くなっても、
一対の絶縁製割型部材で構成する外囲器の同一の位置か
ら導出されるのは前述の通りであり、更に適用機器への
挿入に当たっても一定の形状を持つ外部リードはスムー
スに挿入できる。
従ってこの付近に形成するフリットガラス層の破損が防
止できるので、半導体素子の特性を長期にわたって発揮
できる利点もある。
(実施例) 第1図乃至第2図a、bにより本発明の詳細な説明する
前述のようにゲートアレイ及びメモリ素子等に適用する
外囲器はセラミック等の絶縁物で構成し、紫外線消去方
式を適用するメモリ素子ではその一方のセラミック板に
は透孔を形成する。
このセラミック等の絶縁物はいわゆる割型部品により構
成するのは従来技術と同様であるが、180ピンの外部
リードを備えたグー1〜アレイを例に記載する。
このグー1〜アレイにはその素子を造込んだ半導体基板
端部に導電性金属からなるパッド即ち電極を設け、この
電極はこの半導体素子をマウン1〜するリードフレーム
に設置するリード端子即ち外部リード端子と電気的に接
続する。
このリードフレーム(図示せず)にはいわゆるDIP型
のものを適用し、これは金属製の枠体を連続して一体に
形成し、その枠体の求心方向に向りてリード端子を設置
し、この枠体を単位体として機能さぼる。これは食刻工
程かプレス工程により形成されるが最近ではプレス工程
によるものが主流になっている。
この枠体の中心部分にはこのリード端子により張架する
ベツド部を設り、ここに常法ににリマウントする半導体
素子の電極はリード端子と熱圧着法により電気的に接続
する。
この状態を第1図により説明すると、半導体基板に造込
まれたゲートアレイ素子1は前述のようにリードフレー
ムのベツド部に常法通りマウントされ、前述の電極2と
求心方向に設置する外部リード3間には金属細線4を超
音波ボンディング方により架橋して電気的に接続し、図
に示すように一定の高さのループか形成される。
ところでこのゲートアレイ素子1ては前述のように形成
した180ピン(図示せず)夫々を金属細線4により外
部リードと接続するが、この外部リード3は一対の絶縁
製割型部材6,6で構成する外囲器外に導出してこの半
導体素子1の特性を適用する機器に接続する。
以後の工程を実施するのに適用する支持体(図示せず)
にはリードフレームのベツド部に固着する半導体素子1
を配置する。
この絶縁製割型部材6,6は互いに相対向して配置する
ことにより中空の箱体を構成して外囲器の主要部を形成
するが、その一方は蓋体として機能し、境界部には凸状
部7・・・を形成する。その製法はこのセラミック割型
部材6,6の成形時に使用する成形金型にこの凸状部形
状に合致した形状を形成しておく。
この成形金型の使用ににり得られるセラミック割型部材
6.6の境界面部分にはこの凸状部に見合った溝が形成
され、これにより突出した部分を本発明では凸状部7と
呼称する。
この凸状部7・・・を備えた絶縁製割型部材6,6は互
いに相対向して配置することにより箱体を形成し、夫々
には空所かあり一方にC;上メモリ費の半導体索子1を
収容し、更にこの半導体素子1に形成した電極?は金属
細線4にJ:り電気的に連結した外部リート3は絶縁製
割型部)lA6,6の境界部分に形成する凸状部7・・
・に交差し−(−保持される。
この凸状部7・・・の間にはノリットガラス層8・・・
をスクリーン印刷法により予め設置しておく。
第1図にはこの凸状部7、フリツ1〜)jラス層8なら
ひに外部リート3を配置した状態が示され一′Cおり、
第2図には凸状部7とフリツ1〜ガラス層8を形成した
絶縁製割型部E6のJxiTu図か示され′Cいる。
この印刷されたフリツ1〜ガラス層8は従来技術点ガラ
スが適用可能であり、外部リートのピッチは約0.5m
m、幅0.2−0.3mm程度、更ニ境界面ニオ(プる
フリツ1〜ガラス層8、外部リート3及び凸状部7を○
めた厚さはほぼ0.5mmであり、外囲器として機能す
る中空の箱体の寸法は50mm角程度1ある。   \ 気における加熱処理によって溶融して前述のように外部
リード3を凸状部7により一定の位置に保持しながら封
止する。
このような工程を経て所定の特性を持つ封止型半導体素
子が製造される。
リードフレームの材質としては通常使用される42Al
loyの外に、CuもしくはCu合金ならびにクラツド
材も適用可能である。
[発明の効果] このように本発明は相対向して配置する絶縁製割型部材
に凸状部を設置しhりここに交差して配置しているので
、溶融した低融点ガラス液中に剛体からなるリードが凸
状部により線もしくは点状に保持されるので均一でしか
も互いに平行に封止できる。
この結果、多数の外部リードが整列した状態で外囲器外
に導出されるので後続の切断、折曲げ工程では溶融固化
した低融点ガラス層に応力が印加されるのを防止できる
更にこの導出した外部リード端子は均一に整形されるの
で、半導体素子を利用する機器への実装が確実に行なえ
る。この整列した外部リードの状態を第2図すの断面図
により示した。
【図面の簡単な説明】
第1図は本発明の実施例に係わる工程を説明する断面図
、第2図aはその要部の上面を示1図、第2図すは各種
工程を経た外部リードの断面図、第3図は従来の技術を
示す断面図、第4図は従来の各種工程を経た外部リード
の断面図である。 代理人 弁理士 大 胡 典 夫

Claims (2)

    【特許請求の範囲】
  1. (1)相対向して配置することにより中空の箱体を構成
    する一対の絶縁性割型部材と、この一方の部材に設置す
    る支持部と、支持部に固着する半導体素子と、この半導
    体素子に形成する電極と、両割型部材の境界面の長手方
    向に延長して形成する凸状部と、この境界面に融着する
    封止ガラス層と、電極に接続しかつ凸状部に交差して配
    置し、境界面に溶着するガラス層の一定の位置から箱体
    外に導出する多数のリード端子を具備することを特徴と
    する封止型半導体装置
  2. (2)相対向して配置することにより中空の箱体を構成
    する一対の絶縁性割型部材を準備する工程と、一方の部
    材に支持部を形成する工程と、支持部に半導体素子をマ
    ウントする工程と、この半導体素子に電極を形成する工
    程と、絶縁性割型部材の境界面に凸状部を形成する工程
    と、この凸状部以外の境界面に封止ガラス層を被着する
    工程と、半導体素子の電極に電気的に接続する多数のリ
    ード端子を凸状部に交差して配置し、凸状部以外の境界
    面に被着する封止ガラス層を溶着して箱体外に整列して
    導出する工程を具備することを特徴とする封止型半導体
    装置の製造方法
JP63095669A 1988-04-20 1988-04-20 封止型半導体装置とその製造方法 Expired - Fee Related JP2585362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63095669A JP2585362B2 (ja) 1988-04-20 1988-04-20 封止型半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63095669A JP2585362B2 (ja) 1988-04-20 1988-04-20 封止型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH01268156A true JPH01268156A (ja) 1989-10-25
JP2585362B2 JP2585362B2 (ja) 1997-02-26

Family

ID=14143905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63095669A Expired - Fee Related JP2585362B2 (ja) 1988-04-20 1988-04-20 封止型半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2585362B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434358A (en) * 1993-12-13 1995-07-18 E-Systems, Inc. High density hermetic electrical feedthroughs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763849A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device
JPS62198142A (ja) * 1986-02-26 1987-09-01 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763849A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device
JPS62198142A (ja) * 1986-02-26 1987-09-01 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434358A (en) * 1993-12-13 1995-07-18 E-Systems, Inc. High density hermetic electrical feedthroughs

Also Published As

Publication number Publication date
JP2585362B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
DE69527330T2 (de) Halbleiteranordnung und Herstellungsverfahren
US3902148A (en) Semiconductor lead structure and assembly and method for fabricating same
US4903114A (en) Resin-molded semiconductor
JP3009788B2 (ja) 集積回路用パッケージ
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
GB2157493A (en) Integrated circuit package
US3524249A (en) Method of manufacturing a semiconductor container
US5977628A (en) Semiconductor device mounted in resin sealed container
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JPH01268156A (ja) 封止型半導体装置とその製造方法
US5783426A (en) Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same
US7202106B2 (en) Multi-chip semiconductor connector and method
JPS5812445Y2 (ja) 半導体集積回路容器
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JPS60251636A (ja) 半導体装置
JPH02134854A (ja) 樹脂封止型半導体装置
JPS624857B2 (ja)
JPH01137661A (ja) リードフレーム
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JP2005303169A (ja) 半導体装置およびその製造方法
JPH05226493A (ja) ガラス封止型集積回路
JPH04290254A (ja) 半導体装置用リードフレーム
JPS63224334A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees