JPH01268167A - ショットキーダイオードの製造方法 - Google Patents
ショットキーダイオードの製造方法Info
- Publication number
- JPH01268167A JPH01268167A JP63097338A JP9733888A JPH01268167A JP H01268167 A JPH01268167 A JP H01268167A JP 63097338 A JP63097338 A JP 63097338A JP 9733888 A JP9733888 A JP 9733888A JP H01268167 A JPH01268167 A JP H01268167A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- metal film
- film
- annular layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、n形の半導体とショットキー接合する金属膜
の周縁下付近の半導体表面部に金属膜と導電的に接触す
るp形の環状層を拡散してなるショットキーダイオード
の製造方法、ないしはこのショットキーダイオードを組
み込んだ半導体装置の製造方法に関する。
の周縁下付近の半導体表面部に金属膜と導電的に接触す
るp形の環状層を拡散してなるショットキーダイオード
の製造方法、ないしはこのショットキーダイオードを組
み込んだ半導体装置の製造方法に関する。
よく知られているように、ショットキーダイオードは順
方向電圧降下が非常に小さくかつ大電流用に適する特長
があるが、一般に耐圧すなわち逆方向の耐電圧値があま
り高(ない欠点があり、この改善のために上記の環状層
ないしはガードリングを設けることが従来から行なわれ
ている。第3図はかかる従来のショットキーダイオード
を断面で示すものである。
方向電圧降下が非常に小さくかつ大電流用に適する特長
があるが、一般に耐圧すなわち逆方向の耐電圧値があま
り高(ない欠点があり、この改善のために上記の環状層
ないしはガードリングを設けることが従来から行なわれ
ている。第3図はかかる従来のショットキーダイオード
を断面で示すものである。
半導体1としては図示のようにn形のシリコンが用いら
れ、この半導体1の表面とふつうバリアメタルと称され
ている種々の金属からなる金属膜4とがショットキー接
合される。この接合により形成されるダイオードは金属
膜4から半導体lの方に電流が流れる状態で使用される
が、半導体1の方に正の電圧が掛かる逆バイアス状態で
金属膜4の周縁部で電圧降伏が発生しやすいので、この
周縁部下の半導体1の表面部に図示のように環状層2が
半導体1とは逆のp形で拡散される。絶縁膜ないし酸化
膜3は、もちろん半導体1の表面の保護用である。
れ、この半導体1の表面とふつうバリアメタルと称され
ている種々の金属からなる金属膜4とがショットキー接
合される。この接合により形成されるダイオードは金属
膜4から半導体lの方に電流が流れる状態で使用される
が、半導体1の方に正の電圧が掛かる逆バイアス状態で
金属膜4の周縁部で電圧降伏が発生しやすいので、この
周縁部下の半導体1の表面部に図示のように環状層2が
半導体1とは逆のp形で拡散される。絶縁膜ないし酸化
膜3は、もちろん半導体1の表面の保護用である。
かかる構造のショットキーダイオードでは、環状層3が
金属膜4と実質的に同電位になって、金属膜40周縁が
いわば環状層3に拡大された形になり、周縁部の電界集
中が緩和されて耐電圧値が向上する。高電圧が逆方向に
掛かったとき、空乏層はふつう主にn形の半導体1の方
に延びる。
金属膜4と実質的に同電位になって、金属膜40周縁が
いわば環状層3に拡大された形になり、周縁部の電界集
中が緩和されて耐電圧値が向上する。高電圧が逆方向に
掛かったとき、空乏層はふつう主にn形の半導体1の方
に延びる。
ところが、かかる従来のショットキーダイオードでは、
その製造上の理由のから環状層2の面積が必要以上に広
くなるためダイオードのサイズが大きくなりやすい問題
点がある。この理由を以下に説明する。
その製造上の理由のから環状層2の面積が必要以上に広
くなるためダイオードのサイズが大きくなりやすい問題
点がある。この理由を以下に説明する。
第3図のショットキーダイオードの製作に当たっては、
まずn形の半導体1の表面に図示しない酸化膜を被着し
て、1回目のフォトエツチングによりそれに環状の窓を
明け、この窓つき酸化膜をマスクとして環状層2をp形
で拡散する。次に図の酸化膜3をつけて2回目のフォト
エツチングにより金属膜4とショットキー接合させるベ
キ場所に窓を抜く。さらに金属膜4用に所定の金属を全
面被着して、3回目のフォトエツチングで金属膜4を図
示のようにパターン形成する。
まずn形の半導体1の表面に図示しない酸化膜を被着し
て、1回目のフォトエツチングによりそれに環状の窓を
明け、この窓つき酸化膜をマスクとして環状層2をp形
で拡散する。次に図の酸化膜3をつけて2回目のフォト
エツチングにより金属膜4とショットキー接合させるベ
キ場所に窓を抜く。さらに金属膜4用に所定の金属を全
面被着して、3回目のフォトエツチングで金属膜4を図
示のようにパターン形成する。
この際に問題なのは、環状層2のパターンを決める1回
目のフォトエツチングと金属膜40半導体1ないし環状
層2との接触面を決める2回目のフォトエツチングとの
マスク合わせ上の精度であって、もしこのマスク合わせ
がずれると、金属膜4の周縁中に環状層2によって覆わ
れない部分が発生して、必要な耐電圧値が得られないこ
とになる。このため、マスク合わせ時に生しうるずれを
見込んで、金属膜4の環状層2との重なり合いを図示の
ようにかなり余分にとっておく要があり、この余分の重
なり合いの面積がむだになってショットキーダイオード
のサイズが必要以上に大きくなってしまうのである。
目のフォトエツチングと金属膜40半導体1ないし環状
層2との接触面を決める2回目のフォトエツチングとの
マスク合わせ上の精度であって、もしこのマスク合わせ
がずれると、金属膜4の周縁中に環状層2によって覆わ
れない部分が発生して、必要な耐電圧値が得られないこ
とになる。このため、マスク合わせ時に生しうるずれを
見込んで、金属膜4の環状層2との重なり合いを図示の
ようにかなり余分にとっておく要があり、この余分の重
なり合いの面積がむだになってショットキーダイオード
のサイズが必要以上に大きくなってしまうのである。
本発明はかかる従来の問題点を解決して、金属膜と環状
層との重なり合いを必要な最小限に留めることができる
ショットキーダイオードの製造方法を得ることを目的と
する。
層との重なり合いを必要な最小限に留めることができる
ショットキーダイオードの製造方法を得ることを目的と
する。
この目的は本発明によれば、冒頭記載のようにn形の半
導体とショットキー接合する金属膜の周縁下付近の半導
体表面部に金属膜と導電的に接触するp形の環状層を拡
散してなるショットキーダイオードを、半導体の表面に
金属膜用の金属に対して不透過性の絶縁膜を被着して環
状層の外縁を限定する輪郭の窓を抜く工程と、ショット
キー接合用の金属として高融点の金属を被着して絶縁膜
の窓の中に島状に金属膜を形成する工程と、島状の金属
膜の周囲と絶縁膜の窓の輪郭との間の環状の半導体表面
からp形の不純物を拡散して環状層を半導体表面部に作
り込む工程とを経て製造することにより達成される。
導体とショットキー接合する金属膜の周縁下付近の半導
体表面部に金属膜と導電的に接触するp形の環状層を拡
散してなるショットキーダイオードを、半導体の表面に
金属膜用の金属に対して不透過性の絶縁膜を被着して環
状層の外縁を限定する輪郭の窓を抜く工程と、ショット
キー接合用の金属として高融点の金属を被着して絶縁膜
の窓の中に島状に金属膜を形成する工程と、島状の金属
膜の周囲と絶縁膜の窓の輪郭との間の環状の半導体表面
からp形の不純物を拡散して環状層を半導体表面部に作
り込む工程とを経て製造することにより達成される。
上記の構成かられかるように、本発明は環状層の拡散工
程を従来とは逆に金属膜のパターン形成工程の後にし、
環状層を金属膜をマスクとして拡散することにより両者
の重なり合いを必要最低限に抑えることに成功したもの
である。しかし、金属膜の形成後に環状層を拡散すると
、金属膜が拡散時の高温に曝されることになるので、本
発明では上記の構成にいうように金属膜用にタングステ
ン、モリブデン、チタン、タンタル等の高融点金属を用
いる。
程を従来とは逆に金属膜のパターン形成工程の後にし、
環状層を金属膜をマスクとして拡散することにより両者
の重なり合いを必要最低限に抑えることに成功したもの
である。しかし、金属膜の形成後に環状層を拡散すると
、金属膜が拡散時の高温に曝されることになるので、本
発明では上記の構成にいうように金属膜用にタングステ
ン、モリブデン、チタン、タンタル等の高融点金属を用
いる。
かかる金属膜をマスクとして環状層を拡散する際、よく
知られているように不純物は半導体の表面に垂直な方向
に拡散するだけでなく、表面に沿う方向にも拡散して金
属膜下にも回り込むが、ショットキーダイオード用の半
導体には比較的不純物濃度が低いものが用いられるので
この回り込みが容易で、金属膜と環状層との間に良好な
重なり合い部が形成される。もちろんこの重なりの度合
いは、環状層の拡散深さを選択することにより制御する
ことができ、ふつう1μ程度あれば必要な耐電圧値を得
ることができる。従来この重なり合いの確保のために必
要であった少なくとも数μの余裕がこれによって不要に
なる。
知られているように不純物は半導体の表面に垂直な方向
に拡散するだけでなく、表面に沿う方向にも拡散して金
属膜下にも回り込むが、ショットキーダイオード用の半
導体には比較的不純物濃度が低いものが用いられるので
この回り込みが容易で、金属膜と環状層との間に良好な
重なり合い部が形成される。もちろんこの重なりの度合
いは、環状層の拡散深さを選択することにより制御する
ことができ、ふつう1μ程度あれば必要な耐電圧値を得
ることができる。従来この重なり合いの確保のために必
要であった少なくとも数μの余裕がこれによって不要に
なる。
なお、本発明の製造方法において必要なフォトエツチン
グは、絶縁膜の窓明けと金属膜のパターン形成の2回で
あり、従来方法における3回からフォトエツチング回数
を1回減らして、本発明によりショットキーダイオード
の製造の合理化を図ることも可能である。
グは、絶縁膜の窓明けと金属膜のパターン形成の2回で
あり、従来方法における3回からフォトエツチング回数
を1回減らして、本発明によりショットキーダイオード
の製造の合理化を図ることも可能である。
以下、図を参照しながら本発明の詳細な説明する。第1
図は本発明によるショットキーダイオードの製造方法を
その主な工程ごとに示すものである。
図は本発明によるショットキーダイオードの製造方法を
その主な工程ごとに示すものである。
同図(a)において、半導体1は例えばその比抵抗が1
00程度のn形のシリコン基板ないしはエピタキシャル
層であって、その表面に絶縁膜1oとして例えばスチー
ム酸化法によって酸化膜を全面被着した上で、1回目の
フォトエツチングにより窓10aを抜く。絶縁膜10と
してこの例のように酸化膜を用いる場合は、その上に次
の工程で金属膜が被着されて際に絶縁膜下の半導体表面
が金属により汚染されることがないよう、その厚みを0
.3μ以上として金属に対する不透過性を充分もたせて
おくのが望ましい。また窓10aは、その中に同一(b
)に示す金属膜11を作り込むために半導体表面を露出
させるほか、その輪郭で後の工程で拡散される同図(d
)に示す環状層12の外縁を限定するためでのものであ
る。
00程度のn形のシリコン基板ないしはエピタキシャル
層であって、その表面に絶縁膜1oとして例えばスチー
ム酸化法によって酸化膜を全面被着した上で、1回目の
フォトエツチングにより窓10aを抜く。絶縁膜10と
してこの例のように酸化膜を用いる場合は、その上に次
の工程で金属膜が被着されて際に絶縁膜下の半導体表面
が金属により汚染されることがないよう、その厚みを0
.3μ以上として金属に対する不透過性を充分もたせて
おくのが望ましい。また窓10aは、その中に同一(b
)に示す金属膜11を作り込むために半導体表面を露出
させるほか、その輪郭で後の工程で拡散される同図(d
)に示す環状層12の外縁を限定するためでのものであ
る。
同図ら)は金属膜11の形成工程を示し、半導体1とシ
ョットキー接合を作るための前述のタングステン、モリ
ブデン、チタン、タンタル等の高融点金属をスパッタ法
などによりふつうは0.5から1μまでの厚みに全面被
着した上で、2回目のフォトエツチングにより金属膜1
1を前述の窓10aの中の半導体1の表面上に図示のよ
うな島状に形成する。このエツチングに際しては化学エ
ツチング法によることもできるが、いわゆるドライエツ
チング法による方が好適である。この金属膜の形成後の
金属膜11と絶縁膜10との間に残る環状の半導体表面
はとくに広くとる要はなく、むしろ前述の2回目のフォ
トエツチング時のマスク合わせ上の誤差によってこの残
留表面がな(なってしまうことが少なくともないように
、絶縁膜lOに抜く窓10aの大きさがあらかじめ決め
られる。従って、このマスク合わせの誤差を例えば5μ
見込んだときには、平均51m強の幅の環状の半導体表
面が残ることになる。
ョットキー接合を作るための前述のタングステン、モリ
ブデン、チタン、タンタル等の高融点金属をスパッタ法
などによりふつうは0.5から1μまでの厚みに全面被
着した上で、2回目のフォトエツチングにより金属膜1
1を前述の窓10aの中の半導体1の表面上に図示のよ
うな島状に形成する。このエツチングに際しては化学エ
ツチング法によることもできるが、いわゆるドライエツ
チング法による方が好適である。この金属膜の形成後の
金属膜11と絶縁膜10との間に残る環状の半導体表面
はとくに広くとる要はなく、むしろ前述の2回目のフォ
トエツチング時のマスク合わせ上の誤差によってこの残
留表面がな(なってしまうことが少なくともないように
、絶縁膜lOに抜く窓10aの大きさがあらかじめ決め
られる。従って、このマスク合わせの誤差を例えば5μ
見込んだときには、平均51m強の幅の環状の半導体表
面が残ることになる。
同図(C)および(d)はこの露出された環状の半導体
表面から環状層12を拡散する工程を示し、この実施例
ではまず同図(C)のようにイオン注入法によりp形不
純物としてボロンイオンBを例えば1xlO”原子/c
II1前後のドーズ量で半導体表面に導入した上で、同
図(d)の熱拡散工程においてこの導入ボロン12aを
例えば1000〜1100°C230分〜1時間の条件
で、不純物濃度が1016から10′7原子/dになる
ように、かつふつうはII!m程度の深さまで拡散させ
ることにより環状層12を作り込む。
表面から環状層12を拡散する工程を示し、この実施例
ではまず同図(C)のようにイオン注入法によりp形不
純物としてボロンイオンBを例えば1xlO”原子/c
II1前後のドーズ量で半導体表面に導入した上で、同
図(d)の熱拡散工程においてこの導入ボロン12aを
例えば1000〜1100°C230分〜1時間の条件
で、不純物濃度が1016から10′7原子/dになる
ように、かつふつうはII!m程度の深さまで拡散させ
ることにより環状層12を作り込む。
この際、不純物12aが半導体表面に沿う方向にも拡散
するので、環状層12は金属膜11の下側にもその拡散
深さのほぼ同じ1μ程度図示のようにもぐり込み、これ
によって環状層12が金属膜11の周縁部と確実に導電
接触される。なお、この際環状層12は絶縁膜10の下
にも図示のように若干もぐり込むが、これはショットキ
ーダイオードの性能にとくに影響を与えるものではない
。図かられかるように、この環状層12を設けることに
より金属膜11の周縁部の電界集中が防止され、環状層
12の拡散深さを前述のように1μ程度とした場合、以
上のようにして作られるショットキーダイオードに30
V程度の耐電圧値を持たせることができる。
するので、環状層12は金属膜11の下側にもその拡散
深さのほぼ同じ1μ程度図示のようにもぐり込み、これ
によって環状層12が金属膜11の周縁部と確実に導電
接触される。なお、この際環状層12は絶縁膜10の下
にも図示のように若干もぐり込むが、これはショットキ
ーダイオードの性能にとくに影響を与えるものではない
。図かられかるように、この環状層12を設けることに
より金属膜11の周縁部の電界集中が防止され、環状層
12の拡散深さを前述のように1μ程度とした場合、以
上のようにして作られるショットキーダイオードに30
V程度の耐電圧値を持たせることができる。
これかられかるように、本発明ではショットキーダイオ
ードを高耐電圧にするために環状層の拡散深さを増せば
、それに応じてその金属膜との重なり合いも増加して金
属膜の周縁部の電界集中に対する保護機能が同時に強化
される。しかし、もちろんこの重なり合いの程度は従来
と較べてずっと少なくなり、本発明によりその分だけシ
ョットキーダイオードを作り込むに要する半導体チップ
の面積を小さくすることができる。
ードを高耐電圧にするために環状層の拡散深さを増せば
、それに応じてその金属膜との重なり合いも増加して金
属膜の周縁部の電界集中に対する保護機能が同時に強化
される。しかし、もちろんこの重なり合いの程度は従来
と較べてずっと少なくなり、本発明によりその分だけシ
ョットキーダイオードを作り込むに要する半導体チップ
の面積を小さくすることができる。
なお、本発明方法では金属膜を形成した時にもちろんそ
れと半導体との間のショットキー接合が形成され、この
接合は環状層の熱拡散時に高温を受けるわけであるが、
この際に前に形成済みのショットキー接合が悪影響を被
る心配はないことが実験等によって確かめられている。
れと半導体との間のショットキー接合が形成され、この
接合は環状層の熱拡散時に高温を受けるわけであるが、
この際に前に形成済みのショットキー接合が悪影響を被
る心配はないことが実験等によって確かめられている。
第2図は本発明方法によるショットキーダイオードDを
バイポーラトランジスタT内に組み込む例を示すもので
ある。同図(a)に示すように、金属膜11オよび環状
層12を備えるショットキーダイオードDがまず前述の
本発明方法により半導体lの表面部に作り込まれるが、
この際に環状層12を前の例よりは深目の例えば2μ程
度の深さに拡散するとともに、かつその左側部分を図示
のように広く拡散しておき、この左側部分をp形のベー
ス層とし半導体1をn形のコレクタ領域としてnpn形
のバイポーラトランジスタTを作り込む。このために酸
化膜13を全面被着した上で、3回目のフォトエツチン
グによりそれに明けた窓を介して、図示のようにエミツ
タ層14とコレクタ接続層15とをそれぞれn形で例え
ば1.51の深さに同時拡散する。さらにアルミ等の電
極膜15を図示のように所要個所に設けて、ベースB、
エミッタEおよびコレクタC用の端子をトランジスタT
用にそれぞれ導出する。
バイポーラトランジスタT内に組み込む例を示すもので
ある。同図(a)に示すように、金属膜11オよび環状
層12を備えるショットキーダイオードDがまず前述の
本発明方法により半導体lの表面部に作り込まれるが、
この際に環状層12を前の例よりは深目の例えば2μ程
度の深さに拡散するとともに、かつその左側部分を図示
のように広く拡散しておき、この左側部分をp形のベー
ス層とし半導体1をn形のコレクタ領域としてnpn形
のバイポーラトランジスタTを作り込む。このために酸
化膜13を全面被着した上で、3回目のフォトエツチン
グによりそれに明けた窓を介して、図示のようにエミツ
タ層14とコレクタ接続層15とをそれぞれn形で例え
ば1.51の深さに同時拡散する。さらにアルミ等の電
極膜15を図示のように所要個所に設けて、ベースB、
エミッタEおよびコレクタC用の端子をトランジスタT
用にそれぞれ導出する。
同図(b)はこのショットキーダイオードDが組み込ま
れたバイポーラトランジスタTの等価回路を示すもので
ある。図示のようにショットキーダイオードDは、トラ
ンジスタTのコレクタCとベースBとの間に逆方向に接
続されている。このように組み込まれたショットキーダ
イオードDは、よく知られているようにトランジスタT
を用いる論理ゲートないしは論理回路の動作速度とくに
そのオフ時の動作速度を向上させる上で非常に有用であ
る。
れたバイポーラトランジスタTの等価回路を示すもので
ある。図示のようにショットキーダイオードDは、トラ
ンジスタTのコレクタCとベースBとの間に逆方向に接
続されている。このように組み込まれたショットキーダ
イオードDは、よく知られているようにトランジスタT
を用いる論理ゲートないしは論理回路の動作速度とくに
そのオフ時の動作速度を向上させる上で非常に有用であ
る。
本発明方法によるショットキーダイオードはかかる種々
の態様で集積回路等に組み込むことができ、またそ力、
自身の構造も前述の実施例に限らず本発明の要旨内で種
々の態様で実施をすることができる。
の態様で集積回路等に組み込むことができ、またそ力、
自身の構造も前述の実施例に限らず本発明の要旨内で種
々の態様で実施をすることができる。
〔発明の効果]
以上説明したように、冒頭記載のn形の半導体とショッ
トキー接合する金属膜の周縁下付近の半導体表面部に金
属膜と導電的に接触するp形の環状層を拡散してなるシ
ョットキーダイオードを、半導体の表面に金属膜用の金
属に対して不透過性の絶縁膜を被着して環状層の外縁を
限定する輪郭の窓を抜く工程と、ショットキー接合用の
金属として高融点の金属を被着して絶縁膜の窓の中に島
状に金属膜を形成する工程と、島状の金属膜の周囲と絶
縁膜の窓の輪郭との間の環状の半導体表面からp形の不
純物を拡散して環状層を半導体表面部に作り込む工程と
を介して製造するようにしたので、本発明方法において
は金属膜が半導体の上にまず形成された上でそれをマス
クとして環状層が拡散され、これによって金属膜と環状
層との重なり合いの面積が従来より縮小されて、その分
だけショットキーダイオードを小形化することができる
。この利点はショットキーダイオードを集積回路装置中
にトランジスタ等に付属した形で、あるいは単独の形で
組み込む際にとくに重要で、本発明によりショットキー
ダイオードの組み込みに要する半導体チップの面積を縮
小してその集積度を上げることができる。また、実施例
の説明からもわかるように、本発明方法によりショット
キーダイオードの製造時に必要なフォトエツチングの回
数を従来の3回から2回に減らして、その製造費を削減
することができる。
トキー接合する金属膜の周縁下付近の半導体表面部に金
属膜と導電的に接触するp形の環状層を拡散してなるシ
ョットキーダイオードを、半導体の表面に金属膜用の金
属に対して不透過性の絶縁膜を被着して環状層の外縁を
限定する輪郭の窓を抜く工程と、ショットキー接合用の
金属として高融点の金属を被着して絶縁膜の窓の中に島
状に金属膜を形成する工程と、島状の金属膜の周囲と絶
縁膜の窓の輪郭との間の環状の半導体表面からp形の不
純物を拡散して環状層を半導体表面部に作り込む工程と
を介して製造するようにしたので、本発明方法において
は金属膜が半導体の上にまず形成された上でそれをマス
クとして環状層が拡散され、これによって金属膜と環状
層との重なり合いの面積が従来より縮小されて、その分
だけショットキーダイオードを小形化することができる
。この利点はショットキーダイオードを集積回路装置中
にトランジスタ等に付属した形で、あるいは単独の形で
組み込む際にとくに重要で、本発明によりショットキー
ダイオードの組み込みに要する半導体チップの面積を縮
小してその集積度を上げることができる。また、実施例
の説明からもわかるように、本発明方法によりショット
キーダイオードの製造時に必要なフォトエツチングの回
数を従来の3回から2回に減らして、その製造費を削減
することができる。
このように、本発明方法は集積回路装置等に適用して、
そのチップ面積を縮小するとともにその製造工程をも減
少させて、その製造を格段に合理化できる著効を有する
。
そのチップ面積を縮小するとともにその製造工程をも減
少させて、その製造を格段に合理化できる著効を有する
。
第1図および第2図が本発明に関し、第1図は本発明方
法により製造されるショットキーダイオードの例を主な
工程ごとの状態で示す断面図、第2図は本発明によるシ
ョットキーダイオードをバイポーラトランジスタに組み
込んだ例を示す断面図およびその等価回路図である。第
3図は従来方法により製造されたショットキーダイオー
ドの断面図である。図において、 1:半導体、2:環状層、3:酸化膜、4:金属膜、1
0:絶縁膜ないしは酸化膜、10a:窓、11:金属膜
、12:環状層、12a:環状層用に導入された不純物
、13:酸化膜、14:エミツタ層、15:コレクタ接
続層、16:電極膜、B:ベース、C:コレクタ、Dニ
ジヨツトキーダイオード、E:エミッタ、T:バイポー
ラトランジスタ、である。
法により製造されるショットキーダイオードの例を主な
工程ごとの状態で示す断面図、第2図は本発明によるシ
ョットキーダイオードをバイポーラトランジスタに組み
込んだ例を示す断面図およびその等価回路図である。第
3図は従来方法により製造されたショットキーダイオー
ドの断面図である。図において、 1:半導体、2:環状層、3:酸化膜、4:金属膜、1
0:絶縁膜ないしは酸化膜、10a:窓、11:金属膜
、12:環状層、12a:環状層用に導入された不純物
、13:酸化膜、14:エミツタ層、15:コレクタ接
続層、16:電極膜、B:ベース、C:コレクタ、Dニ
ジヨツトキーダイオード、E:エミッタ、T:バイポー
ラトランジスタ、である。
Claims (1)
- n形の半導体とショットキー接合する金属膜の周縁下
付近の半導体表面部に金属膜と導電的に接触するp形の
環状層を拡散してなるショットキーダイオードの製造方
法であって、半導体の表面に金属膜用の金属に対して不
透過性の絶縁膜を被着して環状層の外縁を限定する輪郭
の窓を抜く工程と、ショットキー接合用の金属として高
融点の金属を被着して絶縁膜の窓の中に島状に金属膜を
形成する工程と、この島状の金属膜の周囲と絶縁膜の窓
の輪郭との間の環状の半導体表面からp形の不純物を拡
散して環状層を半導体表面部に作り込む工程とを含むこ
とを特徴とするショットキーダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097338A JPH01268167A (ja) | 1988-04-20 | 1988-04-20 | ショットキーダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097338A JPH01268167A (ja) | 1988-04-20 | 1988-04-20 | ショットキーダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268167A true JPH01268167A (ja) | 1989-10-25 |
Family
ID=14189699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097338A Pending JPH01268167A (ja) | 1988-04-20 | 1988-04-20 | ショットキーダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268167A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375595B1 (ko) * | 2000-08-09 | 2003-03-15 | 한국과학기술연구원 | 이온주입에 의한 고전압 쇼트키 다이오드 제조방법 |
-
1988
- 1988-04-20 JP JP63097338A patent/JPH01268167A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375595B1 (ko) * | 2000-08-09 | 2003-03-15 | 한국과학기술연구원 | 이온주입에 의한 고전압 쇼트키 다이오드 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375717A (en) | Process for producing a field-effect transistor | |
| US4151631A (en) | Method of manufacturing Si gate MOS integrated circuit | |
| EP0112773B1 (en) | Buried schottky clamped transistor | |
| US4146413A (en) | Method of producing a P-N junction utilizing polycrystalline silicon | |
| KR100374243B1 (ko) | 반도체장치 및 그의 제조방법과 반도체장치 보호회로 | |
| JPH0529342A (ja) | パワーmisfetの製造方法 | |
| US4803174A (en) | Bipolar transistor integrated circuit and method of manufacturing the same | |
| US5268323A (en) | Semiconductor array and method for its manufacture | |
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| JPH0316791B2 (ja) | ||
| US5861659A (en) | Semiconductor device | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| US4035907A (en) | Integrated circuit having guard ring Schottky barrier diode and method | |
| JPH01268167A (ja) | ショットキーダイオードの製造方法 | |
| JP3167362B2 (ja) | バイポーラ型mos半導体装置の製造方法 | |
| JPS61274366A (ja) | 高耐圧半導体装置 | |
| EP0213352B1 (en) | Method of manufacturing a lateral transistor | |
| JPH0252463A (ja) | 半導体集積回路装置 | |
| JPS6054789B2 (ja) | 半導体装置 | |
| US3877050A (en) | Integrated circuit having guard ring schottky barrier diode and method | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPH02296342A (ja) | Mosfetの製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPH09181336A (ja) | 半導体装置 | |
| JPH0669092B2 (ja) | ゲ−トタ−ンオフサイリスタの製造方法 |