JPH01269335A - 通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］ （産業上の利用分野） 本発明は、異なる伝送速度のループ通信システムを相互
に接続した通信システムに関する。 （従来の技術） 情報処理技術の発展に伴い、分散設置された複数の情報
処理装置をそれぞれ局を介して情報伝送路に接続し、こ
れらの情報処理装置間で情報伝送を行うシステムが種々
開発されている。しかも近年において、独立に存在する
各種のネットワークを統合し、あるいは複合してさらに
高度なネットワークの開発が要求されている。 第１１図はこのようなシステムのうちループ通信システ
ムの概略的な構成を示す図である。同図に示すループ通
信システムは、複数の局１ａ１１ｂ・・・を伝送路２に
よりループ状に接続してなるものである。各局には、た
とえばパソコンやＰＢＸなどの端末装置が接続され、こ
れらの端末装置の間で通信が行われる。 第１２図は第１１図に示したシステムの通信において使
用されるフレームのフォーマツ！・の−例を示す図であ
る。同図において、フレーム同期領域はフレームの先頭
を示し、制御通信領域は各局間の制御情報の通信に使用
され、データ通信領域は複数のタイムスロットで構成さ
れ各端末間の通信路として使用される。 ところで近年、システムに接続される端末数の増加や１
組の端末装置に要求される伝送速度の高速化により、こ
のようなループ通信システムに要求される伝送容量は増
大化する傾向にある。 このため、第１３図に示すように、１．６Ｇｂｐｓ程度
の高伝送速度の伝送路３を有する第１のループ通信シス
テム４に、ｌｏＯＭｂｐｓ〜４００Ｍｂｐｓ程度の伝送
速度の伝送路５ａ、５ｂ・・・を有する第２のループ通
信システム６ａ、６ｂ・・・を複数収容する通信システ
ムが考えられている。 しかしながら、第１３図に示す通信システムでは、制御
局７の周波数源をマスタクロックとして、その他の各局
８．８・・・、８ａ・・、８ｂ・・・が従属周期する場
合、クロックに蓄積されるジッタやワンプにより、シス
テムの規模が制限される。 また、第１３図に示す通信システムにおいて、制御局７
および複数の局８がそれぞれ周波数源を有し、各局が自
局の周波数源によるクロックでフレームを送出する場合
、各局で周期的なデータのスリップが発生する。このよ
うなスリップの頻度を低下させるためには、各局の周波
数源の精度を向上させる必要があり、高価なシステムと
なる。 （発明が解決しようとする課題） このように高速のループ通信システムに複数のループ通
信システムを収容する通信システムでは、高精度の周波
数源を必要とすることなく大規模なシ、ステムを構築す
ることは困難である。 本発明はこのような問題を解決するためになされたちで
、高精度の周波数源を用いることなく大規模な通信シス
テムを構築できる通信システムを提供することを目的と
している。 ［発明の構成］ （課題を解決するための手段） 本発明は、制御局を含む複数の局を第１の伝送路により
ループ状に接続し、前記制御部が、少なくともフレーム
同期を確立するための同期領域と前記第１の伝送路に接
続された局間で制御情報を送受するための制御通信領域
と複数のチャネルからなり前記第１の伝送路に接続され
た局間でデータ情報を送受するためのデータ通信領域と
を含む第１のフレームを前記第１の伝送路に周回させる
手段を備えた第１のループ通信システムと、この第１の
ループ通信システムに属する局を含む複数の局を第２の
伝送路によりループ状に接続し、前記第２の伝送路に接
続された局が、独立した周波数源と、少なくともフレー
ム長を調整するためのプリアンブルとフレーム同期を確
立するための同期領域と前記第２の伝送路に接続された
局間で制御情報を送受するための制御通信領域と前記第
１のフレームの所定のチャネルから割当てられ前記第２
の伝送路に接続された局間でデータ情報を送受するため
のデータ通信領域とを含む第２のフレームを前記第２の
伝送路に送出する手段と、前記第２の伝送路に接続され
た局間で生じた周波数源の周波数差に応じて前記プリア
ンブルを増減させる手段とを備えた第２のループ通信シ
ステムとからなり、かつ、前記第１のループ通信システ
ムに属しかつ前記第２の伝送路に接続された局が、前記
第２のフレームに係る信号を前記第１のフレームの所定
チャネルに重畳するするとき、前記第２のフレームに含
まれたプリアンブルを増減させる手段を有するものであ
る。 （作　用） 本発明では、第１のループ通信システムに属しかつ第２
の伝送路に接続された局は、第２のフレームに係る信号
を第１のフレームの所定チャネルに重畳するするとき、
第２のフレームに含まれたプリアンブルを増減させてい
る。 このため、第２のループ通信システムか高精度の周波数
源を具備しなくとも、データのスリップ等か発４Ｉニジ
なくなる。 したかって、高精度の周波数源を用いることなく大規模
な通信システムを構築できる。 （実施例） 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。 この実施例の通信システムの構成は、第１３図に示した
ものと同一である。すなわち、　］　、　［１Ｇｂｐｓ
程度の高伝送速度の吹送路３を有する第１のループ通信
システム４に、１．ｏＯＭｂｐｓ−４００Ｍｂｐｓ程度
の伝送速度の伝送路５ａ、５ｂ　・を有する第２のルー
プ通信システム６ａ、６ｂ・・を複数収容するものであ
る。 第１のループ通信システム４において、制御局７は第１
のループ通信システム４のマスタクロツタとなる周波数
源を有し第１図に示すフレームフォーマットのフレーム
を伝送路３に周回させる。 また、制御局７は伝送路３上を周回するフレームを整数
倍に調整する機能を有する。第１のループ通信システム
４に属する局８．８・・・は制御局７が発生じた信号か
らタロツクを抽出し動作する。つまり、局８．８・は制
御局７の有する周波数源に従属同期する。また、局８．
８・は第２のループ通信システム６ａ、６ｂ　接続用の
ボートを有し、これらボートを介し第１のループ通信シ
ステム４は第２のループ通信システム６ａ、６ｂ・・・
を収容する。 第１図に示す第１のループ通信システム４でのフレーム
フォーマットは、同期領域、制御通信領域、ＣＨＩ〜Ｃ
Ｈ１４に割当てられたデータ通信領域からなる。］フレ
ームは１６ビツトからなり、同期領域に］ビット、デー
タ通信領域に］ビット、データ通信領域の各チャネルに
１ビット割当てる。 したがって、各領域およびチャネルの帯域は第１のルー
プ通信システム４の通信容量（帯域）の１／１６となる
。なお、データ通信領域の各チャネルの帯域は、第２の
ループ通信システム６ａ、６ｂ・・の帯域に比べ同じま
たは高いものとする。 同期領域は送信側で特定の同期パターン、例えば“Ｏ］
　０１．０１０１・・”を発生し、受信側ではこの同期
パターンを正しく受けている間は同期か確立していると
判断する。制御通信領域は第１のループ通信システム４
に属する局７．８．８・・間の制御情報の通信を行う領
域である。データ通信領域は第２のループ通信システム
５　ａ　−、６ｂ・・・のトランスペアレントな伝送路
として使用される。 第２のループ通信システム６ａ、６ｂ・・において、各
局８　ａ　％・・・、８ｂ、・・・は、それぞれ独立に
周波数源を有する。各局８　ａ　％　　・、８ｂ、・は
、プリアンブル長の調整により、各局の異なる周波数源
によるクロックの周波数差を吸収し、データのスリップ
を阻止している。 第２図はこのような第２のループ通信システム６ａ、６
ｂ・のフレームフォーマットを示している。同図に示す
フレームは、プリアンブル、フレーム同期領域、データ
通信領域から構成される。 プリアンブルは、フレーム長を調整するために用いる。 フレーム同期領域はフレームの先頭を示す領域で、フレ
ームの他の領域中には現イつれない特定のパターンを用
いる。制御通信領域は第２のループ通信システム６ａ、
６ｂ・・に属する局３ａ。 ・・、８ｂ１・・・間の制御情報の通信を行う領域であ
る。 第２のループ通信システム６ａ、６ｂ　　の各局８　ａ
　％・・・、８ｂ、　　・は、上流の局で発生じた信号
から抽出したクロックでデータを書込み、自局の周波数
源のクロックによりデータを読み出すＦＩＰＯを有し、
ＦＩＰＯの遅延量の変位の方向に応じてプリ＝　１０− アンプル長を増減している。つまり、ＦＩＦＯの遅延量
が減少する方向にあれば、プリアンブル長を増加させ、
ＦＩＦＯの遅延量が増加する方向にあれば、プリアンブ
ル長を減少させる。すなわち、第２のループ通信システ
ム６ａ、６ｂ・・・の各局８ａ、・・・、８ｂ、・・・
は、このようなプリアンブル長の増減により、各局間の
周波数差を吸収するものである。 また、このようなプリアンブル長の調整機能が、第１の
ループ通信システム４の局７．８・・・のポート、すな
わち第２のループ通信システム６ａ１６ｂ・・・を収容
するためのインタフェース部にも設けられている。 この実施例では、このようなインターフェース部にプリ
アンブル長を調整する機能が備えられているので、第２
のループ通信システムのフレームの信号を第１のループ
通信システムのフレームの所定のチャネルに重畳させる
とき、これらシステム間の周波数差を吸収することがで
きる。これにより、第２のループ通信システムは高精度
の周波数源を用いることなくデータのスリップを防止で
きる。換言するならば、大規模な通信システムを安価で
構築できる。 以下、このような作用、効果を明確にするために、各局
の構成について詳細に説明する。 第３図は第１のループ通信システム４の局（制御局を除
く）の構成を示すブロック図であり、フレーム制御部１
０２、送受信制御部１０４、ＣＰＵ　　１０６、メモリ
　ＩＯ８、複数のインタフェース部１．１０・・で構成
される。 フレーム制御部１０２は、第１の伝送路３からの信号か
らフレーム同期を確立し制御チャネルおよび通信チャネ
ルの受信データを送受信制御部１０４に供給する機能と
、送受信制御部１０４からの送信データにフレーム同期
パターンを付加して第１の伝送路３に送出する機能とを
有する。 第４図はフレーム制御部１０２の構成を示すブロック図
であり、受信部１１２、送信部１１４、直並列変換部１
１６、並直列変換部１１８、ラッチ部１２０、フレーム
カウンタ部１２２、フレーム同期検出部１２４、フレー
ム同期パターン発生部１２６からなる。 受信部１１２は伝送路上のシリアルデータからタロツク
を抽出しデータとクロックを直並列変換部１１６に出力
する。送信部１１４は送信データとタロツクが入力され
伝送路上にシリアルデータを出力する。直並列変換部１
１６はシリアル入力パラレル出力のシフトレジスタで構
成され伝送路上のシリアルデータを１６ビツトのパラレ
ルデータに変換する。ラッチ部１２０はフレームカウン
タ部１２２がら発生するクロックのタイミングで直並列
変換部１１６より出力される１６ビツトのパラレルデー
タをラッチする。フレーム同期検出部１２４はラッチ部
１２０でラッチしたパラレルデータの同期ビットが同期
パターン、例えば“０１０１０１０１・・・”であるが
否がを観測している。同期パターンを受信できない場合
はフレームカウンタ不１２２をリセットシ、ラッチ部１
２０のラッチタイミングを　１ビット分シフトする。こ
のような動作を同期パターンが現れ、同期が確立するま
で繰返す。フレーム同期パターン発生部は同期パターン
を発生する。並直列変換部１１８はフレーム同期パター
ン発生部１２１３の発生ずるクロックのタイミングで送
信データをラッチし、受信部１１２から出力されるクロ
ックでシリアルデータを送信部１１４を介して第１の伝
送路３へ送出する。 第５図は送受信制御部１０４の構成を示すブロック図で
あり、制御データ受信部１２８、制御データ送信部１３
０、受信スイッチ部１３２、送信スイッチ部１３４、送
信スイッチ制御部１３Ｇ、受信スイッチ制御部１３８、
セレクタ　１４０で構成される。 制御データ受信部１２８は制御データを受信し受信デー
タをメモリ　１０８に転送しＣＰＵｌ０ＥＩへ制御デー
タを受信したことを知らせる。制御データ送信部１３０
はＣＰＵｌ０Ｂから送信要求がある場合、制御通信領域
の空きを検出すると制御通信領域に制御データを送…す
る。受信スイッチ部１３２は受信データのデータ通信領
域（ＣＨＩ〜１４）をどのポートに割当てるかを選択す
る。送信スイッチ部１３４はポートからの送信データを
データ通信領域のどのチャネル（ＣＨＩ〜１４）に出力
するかを選択する。これらのスイッチの操作は送信、受
信の各スイッチ制御部１３６、１３８を介してＣＰＵ１
０６か行う。 第６図はインタフェース部の構成を示すブロック図であ
り、受信部１４２、送信部１４４、Ｆｌ＋７０部１４６
、ＦＩＦＯ遅延制御部１４８、直並列変換部］５０、フ
レーム監視部１５２、ラッチ部１５４、ワードカウンタ
部１５６、書込みアドレス発生部１５８、読み出しアド
レス発生部】６０、メモリリード／ライト（Ｒ／Ｗ）制
御部１６２、フレームメモリ　１６４、同期パターン発
生部１６６、第１および第２のセレクタ部１６８．１７
０、並直列変換部１７２、プリアンブル発生部１．７４
、タイミング制御部１７６で構成される。 受信部１４２は第２の伝送路５ａ、５ｂ　より受信した
データからクロックを抽出し、データとクロックをＰ　
Ｉ　Ｐ　０部　１４６へ出力する。ＦＩＦＯ部　１４６
は第２の伝送路５ａ、５ｂ　　・より受信したデータを
内部（局の内部）クロックで読み出し直並列変換部１５
０へ出力する。直並列変換部１５０はｒ’ｌＦＯ部１４
６部用４６るシリアルデータをスロットのビット幅（８
ビット）のパラレルデータに変換し、フレーム監視部１
５２およびラッチ部１５４に出力する。フレーム監視部
１５２はフレーム同期パターンヲ検出するとワードカウ
ンタ部１５６をリセットする。ワードカウンタ部１５Ｇ
はクロックを計数する　８進のカウンタで、ラッチ部１
５４にラッチタイミングを与える。書込ろアドレス発生
部１５８は第２の伝送路５ａ、５ｂ　　より受信したデ
ータのデータ通信領域のタイムスロットを計数するカウ
ンタてメモリＲ／Ｗ制御部　１６２を介してフレームメ
モリ　１６４に書込みアドレスを出力する。読み川しア
ドレス発生部］６０はフレームメモリ　１６４よりデー
タを読み出す際のアドレスを発生している。メモリＲ／
Ｗ制御部１６２はフレームメモリのり一ド／ライトアド
レスの切替えおよびＲ／Ｗのタイミングを制御している
。フレームメモリ　１６４は１フレーム（第２の伝送路
のフレーム）の容量を有し、Ｒ／Ｗか独立に行える２ボ
ートのメモリである。同期パターン発生部１６６は同期
パターンを出力する。 第２のセレクタ部１７０はプリアンブル送出終了後同期
パターン発生部１６６の１」４力を選択し同期パター　
１６　＝ −ンを送出する。データ通信領域のタイムスロットを出
力しているときはフレームメモリ　１６４のｉ４１力を
選択している。並直列変換部１７２は第２のセレクタ部
１７０の出力するパラレルデータをラッチしシリアルデ
ータを第１のセレクタ部１６８に出力する。第１のセレ
クタ部１６８は受信したデータかプリアンブルかを出力
するセレクタである。タイミング制御部１７６は第１お
よび第２のセレクタ部１６８、１７０に切替のタイミン
グ、プリアンブル発生部１７４にプリアンブル発生のタ
イミンク゛、並直列変換部】７２にパラレルデータのラ
ッチタイミング、読み出しアドレス発生部１６０にタロ
ツクを与える。 第７図は第１のループ通信システム４の制御局の構成を
示すブロック図であり、フレーム制御部１７８、フレー
ム長制御部１８０、メモリ　１８２、ｃｐＵ１８４で構
成される。 フレーム長制御部１８０は第］の伝送路３」−のフレー
ムを整数倍に調整する機能を有し、自局の有する周波数
源によりフレームを発生ずる。他のブー　］７− ロックは」二連した第１のループ通信システムの局と同
様である。 第８図は第２のループ通信システム６ａ、６ｂ・・の局
の構成を示すブロック図であり、フレーム制御部１８６
、送受信制御部１８８、ＣＰＵｌ９０、メモリ　１９２
、複数の端末インタフェース部１９４・・て構成される
。 フレーム制御部１８６は、第２の伝送路５ａ、５ｂ・・
・からの信号からフレーム同期を確立し、制御領域、デ
ータ通信領域の受信データを送受信制御部１８８に供給
する機能と、送受信制御部１８８からの送信データにフ
レーム同期パターンとプリアンブルを（＝Ｊ加して第２
の伝送路５ａ、５ｂ・・・に送出する機能とを有する。 第９図はフレーム制御部１８６の構成を示すブロック図
であり、受信部１９６、Ｉ”　ｌ　Ｐ　０部２００、直
並列変換部２０２、ラッチ部２０４、フレーム監視部２
０６、ハイドカウンタ部２０８、周波数源２１０、受信
スロットカウンタ部２１２、タイミング制御部２１４、
同期パターン発生部２１６、第１および第２のセレクタ
部２１８．２２０、並直列変換部２２２、プリアンブル
発生部２２４、送信部２２６から構成される。 受信部１９６は第２の伝送路５　ａ　ｓ　５　ｂ・・・
上のシリアルデータからクロックを抽出しデータとクロ
ックをＦＩＦＯ部２００に出力する。ｐＨ）０部は第２
の伝送路５　ａ　ｓ　５　ｂ・・・より受信したデータ
を内部（周波数源２１０の発生する）クロックで読み出
し直並列変換部２０２へ出力する。直並列変換部２０２
はＦＩＦＯ部２００の出力するシリアルデータをスロッ
トのビット幅（８ビツト）のパラレルデータに変換し、
フレーム監視部２０６およびラッチ部２０４に出力する
。フレーム監視部２０６はフレーム同期パターンを検出
するとバイトカウンタ部２０８をリセットする。バイト
カウンタ部２０８はクロックを計数する８進のカウンタ
て、ラッチ部２０４にラッチタイミングを勾える。ラッ
チ部２０４は直並列変換部２０２の出力するデータをバ
イトカウンタ部２０８の出力するクロックのタイミング
でラッチし出力する。 受信スロットカウンタ部２１２はバイトカウンタ部２１
２の出力するラッチタイミングクロックの出力を計数し
、送受信制御部１８８にデータ通信領域のスロットに対
応したスロット番号を出力する。同期パターン発生部２
１６は同期パターンを発生する。 第２のセレクタ部２２０はプリアンブル送出終了後、同
期パターン発生部２１６の出力を選択し同期パターンを
送出する。データ通信領域のタイムスロットを出力して
いるときは送受信制御部１８８からの送信データを選択
している。並直列変換部２２２は第２のセレクタ部２２
０の出力するパラレルデータをラッチしシリアルデータ
を第１のセレクタ部２１８に出力する。第１のセレクタ
部２１８は送信データかプリアンブルかを選択するセレ
クタである。 タイミング制御部２１６は第１および第２のセレクタ部
２１８、２２０に切替えタイミング、プリアンブル発生
部２２４にプリアンブル発生のタイミング、並直列変換
部２２２にパラレルデータのラッチタイミングを与える
。 第１０図は送受信制御部１８８の構成を示すブロック図
であり、制御部２２８、第１のセレクタ部２３０、第２
のセレクタ部２３２、遅延回路部２３４から−２〇　− なる。 制御部２２８はＣＰＵ１９０の制御下で、フレーム上の
制御領域を使用して制御データのパケット通信を行う。 ここで、制御領域の検出は、システムコンフィギユレー
ション時にＣＰＵ１９０が制御部２２８内のレジスタ（
図示を省略）に制御領域の開始タイムスロット番号と終
了タイムスロット番号をセットすることにより行われる
。すなわち、受信スロットカウンタ部２１２の出力と開
始タイムスロット番号と終了タイムスロット番号をセッ
トしたレジスタとを比較することにより行われる。制御
部２２８は常時制御領域を監視し、自局宛のパケットを
検出すれば受信し、また、送信データがあれば空パケッ
トを検出して送信する。これは、たとえばパケットのフ
ォーマット中に空塞情報を示す領域を設はパケットの空
／塞の検出することによって行われる。そして、自局宛
に受信したパケットは制御部２２８内のバッファ（図示
を省略）を介してＣＰＵ１９０に渡される。また自局宛
てない制御領域およびデータ通信領域は第１のセレクタ
＝　２１　− 部２３０にそのまま出力される。また、この制御部２２
８は回線交換インタフェース部１９４・・・からの送信
要求に対し第１のセレクタ部２３０、第２のセレクタ部
２３２を切換え、各回線交換インタフェース部１９４・
・・からフレーム制御部１８６への送信データの制御を
行う。第１および第２のセレクタ部２３０．２３２は制
御部２２８の指示データの送受光の制御を行う。第１の
セレクタ部２３０は制御部２２８の出力と遅延回路部２
３４からの出力の選択を行う。第２のセレクタ部２３２
は送信先を回線交換インタフェース部１９４・・・の中
から選択する。遅延回路部２３４は制御部２２８で発生
ずる遅延と同じ遅延を発生させる。 端末インタフェース部１９４は、収容する端末に割当て
たフレームフォーマット中のタイムスロットを切出し受
信データとして与え、送信データを割当てたタイムスロ
ットの位置に送出し、端末にトランスペアレントな伝送
路を提供する。 以上の説明から明らかなように、この実施例の通信シス
テムでは、第２のループ通信システムが高精度な周波数
源を具備していなくとも、第１のループ通信システムに
第２のループ通信システムを収容さぜることかできる。 このため、大規模の通信システムを安価に構築すること
ができる。 なお、」二連した実施例では、第１のループ通信システ
ムの局の同期方式か従属同期方式を用いた場合つき説明
したが、第１のループ通信システムに第２のループ通信
システムの同期方式を使用することも可能である。 また、上述した実施例では第１のループ通信システムの
局のポートを介して第２のループ通信システムを収容し
たか、ポートにカメラや画像端末なとの広い帯域を必要
とする端末を収容することも可能である。 ［発明の効果］ 以上詳細に説明したように本発明によれば、第２のルー
プ通信システムか高精度の周波数源を具備しなくとも、
データのスリップ等か発生しなくなるので、高精度の周
波数源を用いることなく大規模な通信システムを構築で
きる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る第１のループ通信シス
テムに使用されるフレームのフォーマット図、第２図は
第２のループ通信システムに使用されるフレームのフォ
ーマット図、第３図は第１のループ通信システムの局の
構成を示すブロック図、第４図はフレーム制御部の構成
を示すブロック図、第５図は送受信制御部の構成を示す
ブロック図、第６図はインタフェース部の構成を示すブ
ロック図、第７図は第１のループ通信システムの制御局
の構成を示すブロック図、第８図は第２のループ通信シ
ステムの局の構成を示すブロック図、第９図はフレーム
制御部の構成を示すブロック図、第１０図は送受信制御
部の構成を示すブロック図、第１１図はループ通信シス
テムの概略構成を説明するための図、第１２図はそのフ
レームのフォーマット図、第１３図は複数のループ通信
システムからなる通信システムの概略構成を説明するた
めの図である。 ４・・第１のループ通信システム４．６ａ、６ｂ・、・
・第２のループ通信システム、７・制御局、８．８・・
・、８ａ・・・、８ｂ・・、・局。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− 第２図 第１の（云送路 手続ｈｌ′ｊ正書（自発） ］、事件の表示　特願昭６３−９８５１５号２、発明の
名称 通信システム ３、補正をする者 事件との関係・特許出願人 ／（３０７）株式会社　東芝 ４、代理人 東京都千代田区神り口多町２丁目１番地明細書及び図面 ６、補正の内容 明細書及び図面を別紙のとおり補正する。 以　　上 訂正明細書 １、発明の名称 通信システム ２、特許請求の範囲 制御局を含む複数の局を第１の伝送路によりループ状に
接続し、前記制御部か、少なくともフレーム同期を確立
するための同期領域と前記第１の伝送路に接続された局
間で制御情報を送受するための制御通信領域と複数のチ
ャネルからなり前記第１の伝送路に接続された局間でデ
ータ情報を送受するためのデータ通信領域とを含む第１
のフレームを前記第１の伝送路に周回させる手段を備え
た第１のループ通信システムと、 この第１のループ通信システムに属する局を含む複数の
局を第２の伝送路によりループ状に接続し、前記第２の
伝送路に接続された局が、独立した周波数源と、少なく
ともフレーム長を調整するためのプリアンブルとフレー
ム同期を確立するための同期領域と前記第２の伝送路に
接続された局間で制御情報を送受するための制御通信領
域と前記第１のフレームの所定のチャネルから割当てら
れ前記第２の伝送路に接続された局間でデータ情報を送
受するためのデータ通信領域とを含む第２のフレームを
前記第２の伝送路に送出する手段と、前記第２の伝送路
に接続された局間で生じた周波数源の周波数差に応じて
前記プリアンブルを増減させる手段とを備えた第２のル
ープ通信システムとからなり、 かつ、 前記第１のループ通信システムに属しかつ前記第２の伝
送路に接続された局が、前記第２のフレームに係る信号
を前記第１のフレームの所定チャネルに重畳するすると
き、前記第２のフレームに含まれたプリアンブルを増減
させる手段を有する通信システム。 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） 本発明は、異なる伝送速度のループ通信システムを相互
に接続した通信システムに関する。 （従来の技術） 情報処理技術の発展に伴い、分散設置された複数の情報
処理装置をそれぞれ局を介して情報伝送路に接続し、こ
れらの情報処理装置間で情報伝送を行うシステムか種々
開発されている。しかも近年において、独立に存在する
各種のネットワークを統合し、あるいは複合してさらに
高度なネットワークの開発が要求されている。 第１１図はこのようなシステムのうちループ通信システ
ムの概略的な構成を示す図である。同図に示すループ通
信システムは、複数の局１ａ１１ｂ・・を伝送路２によ
りループ状に接続してなるものである。各局には、たと
えばパソコンやＰＢＸなどの端末装置か接続され、これ
らの端末装置の間で通信が行われる。 第１２図は第１１図に示したシステムの通信において使
用されるフレームのフォーマットの一例を示す図である
。同図において、フレーム同期領域はフレームの先頭を
示し、制御通信領域は各局間の制御情報の通信に使用さ
れ、データ通信領域は複数のタイムスロットで構成され
各端末間の通信路として使用される。 ところで近年、システムに接続される端末数の増加や１
組の端末装置に要求される伝送速度の高速化により、こ
のようなループ通信システムに要求される伝送容量は増
大化する傾向にある。 このため、第１３図に示すように、］、、６Ｇｂｐｓ程
度の高伝送速度の伝送路３を有する第１のループ通信シ
ステム４に、１．００Ｍｂｐｓ〜４００Ｍｂｐｓ程度の
伝送速度の伝送路５ａ、５ｂ・・を有する第２のループ
通信システム６ａ、６ｂ・を複数収容する通信システム
か考えられている。 しかしながら、第１３図に示す通信システムでは、制御
局７の周波数δＪｙ、をマスタクロ・ツクとして、その
他の各局８．８・・・、８ａ・・、８ｂ　・か従属周期
する場合、クロックに蓄積されるジッタやワンプにより
、システムの規模か制限される。 また、第１３図に示す通信システムにおいて、制御局７
および複数の局８かそれぞれ周波数源を石し、各局か自
局の周波数源によるクロックでフレームを送出する場合
、各局で周期的なデータのスリップが発生する。このよ
うなスリップの頻度を低下させるためには、各局の周波
数源の精度を向上させる必要があり、高価なシステムと
なる。 （発明か解決しようとする課題） このように高速のループ通信システムに複数のループ通
信システムを収容する通信システムでは、高精度の周波
数源を必要とすることなく大規模なシステムを構築する
ことは困難である。 本発明はこのような問題を解決するためになされたもて
、高精度の周波数源を用いることなく大規模な通信シス
テムを構築できる通信システムを提供することを目的と
している。 ［発明の構成コ （課題を解決するための手段） 本発明は、制御局を含む複数の局を第１の伝送路により
ループ状に接続し、前記制御部が、少なくともフレーム
同期を確立するための同期領域と前記第１の伝送路に接
続された局間で制御情報を送受するための制御通信領域
と複数のチャネルからなり前記第１の伝送路に接続され
た局間でデータ情報を送受するためのデータ通信領域と
を含む第１のフレームを前記第１の伝送路に周回させる
手段を備えた第１のループ通信システムと、この第１の
ループ通信システムに属する局を含む複数の局を第２の
伝送路によりループ状に接続し、前記第２の伝送路に接
続された局が、独立した周波数源と、少なくともフレー
ム長を調整するためのプリアンブルとフレーム同期を確
立するための同期領域と前記第２の伝送路に接続された
局間で制御情報を送受するための制御通信領域と前記第
１のフレームの所定のチャネルから割当てられ前記第２
の伝送路に接続された局間でデータ情報を送受するため
のデータ通信領域とを含む第２のフレームを前記第２の
伝送路に送出する手段と、前記第２の伝送路に接続され
た局間で生じた周波数源の周波数差に応じて前記プリア
ンブルを増減させる手段とを備えた第２のループ通信シ
ステムとからなり、かつ、前記第１のループ通信システ
ムに属しかつ前記第２の伝送路に接続された局が、前記
第２のフレームに係る信号を前記第１のフレームの所定
チャネルに重畳するするとき、前記第２のフレームに含
まれたプリアンブルを増減させる手段を有するものであ
る。 （作　用） 本発明では、第１のループ通信システムに属しかつ第２
の伝送路に接続された局は、第２のフレームに係る信号
を第１のフレームの所定チャネルに重畳するするとき、
第２のフレームに含まれたプリア（ンブルを増減させて
いる。 このため、第２のループ通信システムか高精度の周波数
源を具備しなくとも、データのスリ・ツブ等か発生しな
くなる。 したかって、高精度の周波数源を用いることなく大規模
な通信システムを構築できる。 （実施例） 以下、図面に括ついて本発明の一実施例を詳細に説明す
る。 この実施例の通信システムの構成は、第１３図に示した
ものと同一である。すなわち、Ｌ　、　６Ｇｂｐｓ程度
の高伝送速度の伝送路、３を有する第１のループ通信シ
ステム４に、１００Ｍｂｐｓ〜４００Ｍｂｐｓ程度の伝
送速度の伝送路５　ａ　％　５　ｂ・・を有する第２の
ループ通信システム６ａ　％　６　ｂ・・・を複数収容
するものである。 第１のループ通信システム４において、制御局７は第１
のループ通信システム４のマスタクロックとなる周波数
源を有し第１図に示すフレームフォーマットのフレーム
を伝送路３に周回させる。 また、制御局７は伝送路３上を周回するフレームを整数
倍に調整する機能を有する。第１のループ通信システム
４に属する局８．８・・・は制御局７が発生じた信号か
らタロツクを抽出し動作する。つまり、局８．８・・・
は制御局７の有する周波数源に従属同期する。また、局
８．８・・・は第２のループ通信システム６ａ、６ｂ・
・・接続用のポートを有し、これらポートを介し第１の
ループ通信システム４は第２のループ通信システム６ａ
、６ｂ・・・を収容する。 第１図に示す第１のループ通信システム４てのフレーム
フォーマットは、同期領域、制御通信領域、ＣＨＩ〜Ｃ
Ｈ１４に割当てられたデータ通信領域からなる。１フレ
ームは１６ビツトからなり、同期領域に１ビット、デー
タ通信領域に１ビツト、データ通信領域の各チャネルに
１ビツト割当てる。 したがって、各領域およびチャネルの帯域は第１のルー
プ通信システム４の通信容量（帯域）の１／１６となる
。なお、データ通信領域の各チャネルの帯域は、第２の
ループ通信システム６ａ、６ｂ・・・の帯域に比べ同じ
または高いものとする。 同期領域は送信側で特定の同期パターン、例えば“０１
０１０１０１・”を発生し、受信側ではこの同期パター
ンを正しく受けている間は同期が確立していると判断す
る。制御通信領域は第１のループ通信システム４に属す
る局７．８．８・・・間の制御情報の通信を行う領域で
ある。データ通信領域は第２のループ通信システム６ａ
、６ｂ・・・のトランスペアレントな伝送路として使用
される。 第２のループ通信システム６ａ、６ｂ・・・において、
各局８　ａ　％・・・、８ｂ１・・は、それぞれ独立に
周波数源を有する。各局８ａ、・、８ｂ、　は、プリア
ンブル基の」１整により、各局の異なる周波数源による
クロックの周波数差を吸収し、データのスリップを阻止
している。 第２図はこのような第２のループ通信システム６ａ、６
ｂ・のフレームフォーマットを示している。同図に示す
フレームは、プリアンブル、フレーム同期領域、データ
通信領域から構成される。 プリアンブルは、フレーム長を調整するために用いる。 フレーム同期領域はフレームの先頭を示す領域で、フレ
ームの他の領域中には現われない特定のパターンを用い
る。制御通信領域は第２のループ通信システム６ａ、６
ｂ・・に属する局８　ａ　％、８ｂ、・間の制御情報の
通信を行う領域である。 第２のループ通信システム６ａ、６ｂ　　−の各局８ａ
、・・、８ｂ、・は、上流の局で発生じた信号から抽出
したクロックでデータを書込み、自局の周波数源のクロ
ックによりデータを読み出ずＦＩＰＯを有し、ＦＩＦＯ
の遅延量の変位の方向に応じてプリアンブル長を増減し
ている。つまりＦＩＦＯ部の遅延量か減少する方向にあ
れば、プリアンブル基を減少させ、ＦＩＦＯ部をプリア
ンブルか通過している間に、ＦＩＩ’ｏ部の出力側で同
じデータを２度読出し、ＦＩＦＯ部の遅延量の減少を防
く。また、ＦＩＦＯ部の遅延量が増加する方向にあれば
、プリアンブル基を増加させ、ｌ’　Ｉ　Ｉ’　０部を
プリアンブルか通過している間に、ＦＩＦＯ部の入力側
でデータの書込みを止め、Ｆ１間部の遅延量の増加を防
く。すなわち、第２のループ通信システム６ａ、６ｂ・
・の各局８ａ、・・、８ｂ、　　は、このようなプリア
ンブル基の増減により、各局間の周波数差を吸収するも
のである。 また、このようなプリアンブル基の調整機能か、第１の
ループ通信システム４の局７．８　のボート、すなわち
第２のループ通信システム６ａ１６ｂ・・を収容するた
めのインタフェース部にも設けられている。 この実施例では、このようなインターフェース部にプリ
アンブル基を調整する機能が備えられているので、第２
のループ通信システムのフレーム−１］　− の信号を第１のループ通信システムのフレームの所定の
チャネルに重畳させるとき、これらシステム間の周波数
差を吸収することかできる。これにより、ｙ５２のルー
プ通信システムは高精度の周波数源を用いることなくデ
ータのスリップを防止できる。換言するならば、大規模
な通信システムを安価て横築できる。 以下、このような作用、効果を明確にするために、各Ｊ
、Ｔ３の構成について詳細に説明する。 第３図は第１のループ通信システム４の局（制御局を除
く）の構成を示すブロック図であり、フレーム制御部１
０２、送受信制御部１０４、ＣＰＵ　　１０６、メモリ
　１０８、複数のインタフェース部１１０て構成される
。 フレーム制御部１０２は、第１の伝送路３からの信号か
らフレーム同期を確立し制御チャネルおよび通信チャネ
ルの受信データを送受信制御部１０４に供給する機能と
、送受信制御部１０４からの送信データにフレーム同期
パターンを付加して第１の伝送路３に送出する機能とを
有する。 ＝　１２　＝ 第４図はフレーム制御部１０２の構成を示すブロック図
であり、受信部１１２、送信部１１４、直並列変換部１
１６、並直列変換部１１８、ラッチ部１２０、フレーム
カウンタ部１２２、フレーム同期検出部１２４、フレー
ム同期パターン発生部１２６からなる。 受信部１１２は伝送路上のシリアルデータからクロック
を抽出しデータとクロックを直並列変換部】１６に出力
する。送信部１１４は送信データとクロックか人力され
伝送路上にシリアルデータを出力する。直並列変換部１
１６はシリアル入力パラレル出力のンフトレジスタて構
成され伝送路上のシリアルデータを１６ビツトのパラレ
ルデータに変換する。ラッチ部　１２０はフレームカウ
ンタ部　１２２から発生するクロックのタイミングで直
並列変換部１１６より出力される１６ビツトのパラレル
データをラッチする。フレーム同期検出部１２４はラッ
チ部１２０でラッチしたパラレルデータの同期ビットか
同期パターン、例えば“０１０１０１０１　　”である
か否かを観ｉ’１ｌｌｌしている。同期パターンを受信
できない場合はフレームカウンタ不１２２をリセツトシ
、ランチ部１２０のラッチタイミングを１ビツト分シフ
トする。このような動作を同期パターンが現れ、同期が
確立するまで繰返す。フレーム同期パターン発生部は同
期パターンを発生する。並直列変換部１１８はフレーム
同期パターン発生部１２Ｇの発生するクロックのタイミ
ングで送信データをラッチし、受信部１１２から出力さ
れるタロツクでシリアルデータを送信部１１４を介して
第１の伝送路３へ送出する。 第５図は送受信制御部１０４の構成を示すブロック図で
あり、制御データ受信部１２８、制御データ送信部１３
０、受信スイッチ部１３２、送信スイッチ部１３４、送
信スイッチ制御部１３６、受信スイッチ制御部１３８、
セレクタ　１４０で構成される。 制御データ受信部１２８は制御データを受信し受信デー
タをメモリ　１０８に転送しＣＰＵ’ＬＯＧへ制御デー
タを受信したことを知らせる。制御データ送信部１３０
はＣＰＵ１０Ｂから送信要求かある場合、制御通信領域
の空きを検出すると制御通信領域に制御データを送出す
る。受信スイッチ部１３２は受信データのデータ通信領
域（ＣＨＩ〜１４）をどのポートに割当てるかを選択す
る。送信スイッチ部１３４はボートからの送信データを
データ通信領域のどのチャネル（ＣＨＩ〜１４）に出力
するかを選択する。これらのスイッチの操作は送信、受
信の各スイッチ制御部１３０、１３８を介してＣＰＵ１
０Ｂが行う。 第６図はインタフェース部の構成を示すブロック図であ
り、受信部１４２、送信部１４４、ＦＩＦＯ部１４Ｂ、
ＦＩＦＯ遅延制御部１４８、直並列変換部１５０、フレ
ーム監視部１５２、ラッチ部１５４、ワードカウンタ部
１５６、書込みアドレス発生部１５８、読み出しアドレ
ス発生部１６０、メモリリード／ライト（Ｒ／Ｗ）制御
部１６２、フレームメモリ　１６４、同期パターン発生
部１６６、第１および第２のセレクタ部ＩＨ１１７０、
並直列変換部１７２、プリアンブル発生部１７４、タイ
ミング制御部１７６で構成される。 受信部１４２は第２の伝送路５ａ、５ｂ・・・より受信
したデータからクロックを抽出し、データとクロックを
ＦＩＦＯ部１４６へ出力する。ＰＩＦＯ部１４６は第２
の伝送路５ａ、５ｂ・・・より受信したデータを内部（
局の内部）クロックで読み出し直並列変換部１５０へ出
力する。ＦＩＦＯ遅延制御部１４８はＦＩＦＯの遅延量
を監視し、ＦＩＦＯの遅延量が減少する方向であれば、
タイミング制御部へ知らせ、タイミング制御部は、送信
データへ出力するデータ中のプリアンブル長を減少させ
るタイミングを発生する。ＦＩＰＯ遅延制御部１４８は
ＦＩＦＯ部をプリアンブルが通過している間にｐ＋ｒ’
ｏ部出力側で同じデータを２度読゛　出すように制御す
る。また、ＦＩＦＯ遅延制御部１４８は、Ｉ’ｌＰＯの
遅延量が増加する方向であれば、タイミング制御部へ知
らせ、タイミング制御部は送信データへ出力するデータ
中のプリアンブル長を増加させるタイミングを発生する
。１）ＩＦＯ遅延制御部１４８はＦ　Ｉ　ｌ）０部をプ
リアンブルが通過している間に１７１Ｆｏ部入力端でデ
ータの書込みを止め、Ｐ　Ｉ　Ｐ　０部の遅延量の減少
を防ぐ。直並列変換部１５０はＩ？ＩＰＯ部１４Ｇ部用
４Ｇるシリアルデータをスロットのビット幅（８ビツト
）のパラレルデータに変換し、フレーム監視部＋５２お
よびラッチ部１５４に出力する。 フレーム監視部１５２はフレーム同期パターンを検出す
るとワードカウンタ部　１５６をリセットする。 ワードカウンタ部　１５６はクロックを計数する　８進
のカウンタで、ラッチ部１５４にラッチタイミングを与
える。書込みアドレス発生部１５８は第２の伝送路５ａ
、５ｂ・・・より受信したデータのデータ通信領域のタ
イムスロットを計数するカウンタでメモリＲ／Ｗ制御部
ＩＧ２を介してフレームメモリ　１６４に書込みアドレ
スを出力する。読み出しアドレス発生部１００はフレー
ムメモリ　１６４よりデータを読み出す際のアドレスを
発生している。メモリＲ／Ｗ制御部１６２はフレームメ
モリのリード／ライトアドレスの切替えおよびＲ／Ｗの
タイミングを制御している。フレームメモリ　１６４は
１フレーム（第２の伝送路のフレーム）の容量を有し、
Ｒ／Ｗが独立に行える２ポーＩ・のメモリである。同期
パターン発生部１６６は同期パターンを出力する。 第２のセレクタ部１７０はプリアンブル送出終了後同期
パターン発生部１６６の出力を選択し同期パターンを送
出する。データ通信領域のタイムスロツ）・を出力して
いるときはフレームメモリ　１６４の出力を選択してい
る。並直列変換部＋７２は第２のセレクタ部　１７０の
出力するパラレルデータをラッチしシリアルデータを第
１のセレクタ部１６８に出力する。第１のセレクタ部１
６８は受信したデータかプリアンブルかを出力するセレ
クタである。タイミング制御部１７６は第１および第２
のセレクタ部１６８、　］７０に切替のタイミング、プ
リアンブル発生部１７４にプリアンブル発生のタイミン
グ、並直列変換部１７２にパラレルデータのラッチタイ
ミング、読み出しアドレス発生部　１６０にクロックを
与える。 第７図は第１のループ通信システム４の制御局の構成を
示すブロック図であり、フレーム制御部１７８、フレー
ム長制御部１８０、メモリ　１８２、ｃｐＵ１８４で構
成される。 フレーム長制御部１８０は第１の伝送路３上のフレーム
を整数倍に調整する機能を有し、自局の有する周波数源
によりフレームを発生する。他のブロックは上述した第
１のループ通信システムの局と同様である。 第８図は第２のループ通信システム６ａ、６ｂ・の局の
構成を示すブロック図であり、フレーム制御部１８６、
送受信制御部１８８、ＣＰＵ　１９０．　メモリ　１９
２、複数の端末インタフェース部１９４・・で構成され
る。 フレーム制御部１８６は、第２の伝送路５ａ、５ｂ・・
・からの信号からフレーム同期を確立し、制御領域、デ
ータ通信領域の受信データを送受信制御部１８８に供給
する機能と、送受信制御部１８８がらの送信データにフ
レーム同期パターンとプリアンブルをイτｊ加して第２
の伝送路５ａ、５ｂ・・に送出する機能とを有する。 第９図はフレーム制御部４８６の構成を示すブロック図
であり、受信部１９６、ＦＩＦＯ部２０ＯＳＦＩＦＯ遅
延制御部２０１、直並列変換部２０２、ラッチ部２０４
、フレーム監視部２０６、バイトカウンタ部２０ｇ、周
波数源２１０、受信スロットカウンタ部２１２、タイミ
ング制御部２１４、同期パターン発生部２１６、第１お
よび第２のセレクタ部２１８．２２ｏ１並直列変換部２
２２、プリアンブル発生部２２４、送信部２２６から構
成される。 受信部１９６は第２の伝送路５ａ、５ｂ・上のシリアル
データからクロックを抽出しデータとクロックをＩ’１
ｌ）０部２００に出力する。ＦＩＮＯ遅延制御部２０１
はＰ　Ｉ　Ｆ　Ｏの遅延量を監視し、ＦＩＦＯの遅延量
か減少する方向であれば、タイミング制御部へ知らせ、
タイミンク制御部は、送信データへ出力するデータ中の
プリアンブル基を減少させるタイミングを発生ずる。Ｆ
ＩＦＯ遅延制御部２０１はＦＩＦＯ部をプリアンブルか
通過している間にＦＩＰＯ部出力側で同じデータを２度
読出すように制御する。また、ＦＩＰＯ遅延制御部２日
は、ＦＩＦＯの遅延量か増加する方向−Ｃあれば、タイ
ミンク制御部へ知らせ、タイミング制御部は送信データ
へ出力するデータ中のプリアンブル基を増加させるタイ
ミングを発生ずる。１？ＩＩ？Ｏ遅延制御部２０１はＦ
ｌｌ？ｏ部をプリアンブルか通過している間にＦ　Ｉ　
ＦＯ部入力側でデータの書込みを１］二め、Ｐ　Ｉ　ｌ
’　０部の遅延量の減少を防く。ＦＩＦＯ部は第２の伝
送路５ａ、５ｂ・・より受信したデータを内部−２〇　
− （周波数源２］０の発生ずる）クロックで読み出し直並
列変換部２０２へ出力する。直並列変換部２０２は１）
ＩＰＯ部２００の出力するシリアルデータをスロットの
ビット幅（８ピット）のパラレルデータに変換し、フレ
ーム監視部２０６およびラッチ部２０４に出力する。フ
レーム監視部２０６はフレーム同期パターンを検出する
とバイトカウンタ部２０８をリセットする。バイトカウ
ンタ部２０８はクロックを計数する　８進のカウンタて
、ラッチ部２０４にラッチタイミングを勾える。ラッチ
部２０４は直並列変換部２０２の出力するデータをハイ
ドカウンタ部２０８の出力するクロックのタイミンクで
ラッチし出力する。受信スロットカウンタ部２１２はバ
イトカウンタ部２１２の出力するラッチタイミンククロ
ックの出力を計数し、送受信制御部１８８にデータ通信
領域のスロットに対応したスロット番号を出力する。同
期パターン発生部２１６は同期パターンを発生ずる。第
２のセレクタ部２２０はプリアンブル送出終丁後、同期
パターン発生部２１６の出力を選択し同期パターンを送
出する。データ通信領域の夕イムスロットを出力してい
るときは送受信制御部１８８からの送信データを選択し
ている。並直列変換部２２２は第２のセレクタ部２２０
の出力するパラレルデータをラッチしシリアルデータを
第１のセレクタ部２１８に出力する。第１のセレクタ部
２１８は送信データかプリアンブルかを選択するセレク
タである。タイミング制御部２１６は第１および第２の
セレクタ部２１８．２２０に切替えタイミング、プリア
ンブル発生部２２４にプリアンブル発生のタイミング、
並直列変換部２２２にパラレルデータのラッチタイミン
グを与える。 第１０図は送受信制御部１８８の構成を示すブロック図
であり、制御部２２８、第１のセレクタ部２３０、第２
のセレクタ部２３２、遅延回路部２３４からなる。 制御部２２８はＣＰＵ１９０の制御下で、フレーム上の
制、行領域を使用して制御データのバケット通信を行う
。ここで、制御領域の検出は、システムコンフィギユレ
ーション時にＣＰＵ１９０か制御部２２８内のレジスタ
（図示を省略）に制御領域の開−２２〜 始タイムスロット番号と終了タイムスロット番号をセッ
トすることにより行われる。すなわち、受信スロットカ
ウンタ部２１２の出力と開始タイムスロット番号と終了
タイムスロット番号をセットしたレジスタとを比較する
ことにより行われる。制御部２２８は常時制御領域を監
視し、自局宛のパケットを検出すれば受信し、また、送
信データがあれば空パケットを検出して送信する。これ
は、たとえばパケットのフォーマット中に空塞情報を示
す領域を設はパケットの空／塞の検出することによって
行われる。そして、自局宛に受信したパケットは制御部
２２８内のバッファ（図示を省略）を介してＣＰＵ１９
０に渡される。また自局宛でない制御領域およびデータ
通信領域は第１のセレクタ部２３０にそのままｊ」１力
される。また、この制御部２２８は回線交換インタフェ
ース部１９４・・・からの送信要求に対し第１のセレク
タ部２３０、第２のセレクタ部２３２を切換え、各回線
交換インタフェース部１９４・・・からフレーム制御部
１８６への送信データの制御を行う。第１および第２の
セレクタ部２３０、２３２は制御部２２８の指示データ
の送受光の制御を行う。第１のセレクタ部２３０は制御
部２２８の出力と遅延回路部２３４からの出力の選択を
行う。第２のセレクタ部２３２は送信先を回線交換イン
タフェース部１９４・・・の中から選択する。遅延回路
部２３４は制御部２２８で発生する遅延と同じ遅延を発
生させる。 端末インタフェース部１９４は、収容する端末に割当て
たフレームフォーマット中のタイムスロットを切出し受
信データとして与え、送信データを割当てたタイムスロ
ットの位置に送出し、端末にトランスペアレントな伝送
路を提供する。 以上の説明から明らかなように、この実施例の通信シス
テムでは、第２のループ通信システムが高精度な周波数
源を具備していなくとも、第１のループ通信システムに
第２のループ通信システムを収容させることができる。 このため、大規模の通信システムを安価に構築すること
ができる。 なお、上述した実施例では、第１のループ通信システム
の局の同期方式が従属同期方式を用いた場合つき説明し
たか、第１のループ通信システムに第２のループ通信シ
ステムの同期方式を使用することも可能である。 また、上述した実施例では第１のループ通信システムの
局のポートを介して第２のループ通信システムを収容し
たが、ポートにカメラや画像端末などの広い帯域を必要
とする端末を収容することも可能である。 ［発明の効果コ 以上詳細に説明したように本発明によれば、第２のルー
プ通信システムが高精度の周波数源を具備しなくとも、
データのスリップ等が発生しなくなるので、高精度の周
波数源を用いることなく大規模な通信システムを構築て
きる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る第１のループ通信シス
テムに使用されるフレームのフォーマット図、第２図は
第２のループ通信システムに使用されるフレームのフォ
ーマット図、第３図はｆ？Ｘ１のループ通信システムの
局の構成を示すブロック＝　２５− 図、第４図はフレーム制御部の構成を示すブロック図、
第５図は送受信制御部の構成を示すブロック図、第６図
はインタフェース部の構成を示すブロック図、第７図は
第１のループ通信システムの制御局の＋１１４成を示す
ブロック図、第８図は第２のループ通信システムの局の
構成を示すブロック図、第９図はフレーム制御部の構成
を示すブロック図、第１０図は送受信制御部の構成を示
すブロック図、第１１図はループ通信システムの概略構
成を説明するための図、第１２図はそのフレームのフォ
ーマット図、第１３図は複数のループ通信システムから
なる通信システムの概略構成を説明するための図である
。 ４・・第１のループ通信システム４．６ａ、６ｂ・・、
・第２のループ通信システム、７・・制御局、８．８・
・・、８ａ−１８ｂ−１・局。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− −２６＝ 第１の４云退路より

Claims (1)

1. 【特許請求の範囲】 制御局を含む複数の局を第１の伝送路によりループ状に
   接続し、前記制御部が、少なくともフレーム同期を確立
   するための同期領域と前記第１の伝送路に接続された局
   間で制御情報を送受するための制御通信領域と複数のチ
   ャネルからなり前記第１の伝送路に接続された局間でデ
   ータ情報を送受するためのデータ通信領域とを含む第１
   のフレームを前記第１の伝送路に周回させる手段を備え
   た第１のループ通信システムと、 この第１のループ通信システムに属する局を含む複数の
   局を第２の伝送路によりループ状に接続し、前記第２の
   伝送路に接続された局が、独立した周波数源と、少なく
   ともフレーム長を調整するためのプリアンブルとフレー
   ム同期を確立するための同期領域と前記第２の伝送路に
   接続された局間で制御情報を送受するための制御通信領
   域と前記第１のフレームの所定のチャネルから割当てら
   れ前記第２の伝送路に接続された局間でデータ情報を送
   受するためのデータ通信領域とを含む第２のフレームを
   前記第２の伝送路に送出する手段と、前記第２の伝送路
   に接続された局間で生じた周波数源の周波数差に応じて
   前記プリアンブルを増減させる手段とを備えた第２のル
   ープ通信システムとからなり、 かつ、 前記第１のループ通信システムに属しかつ前記第２の伝
   送路に接続された局が、前記第２のフレームに係る信号
   を前記第１のフレームの所定チャネルに重畳するすると
   き、前記第２のフレームに含まれたプリアンブルを増減
   させる手段を有する通信システム。