JPH01270384A - 半導体レーザおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、屈折率ガイド型の半導体レーザおよびその
製造方法に関するものである。

（従来の技術） 第４図は、例えばｒ　Ｉ　ｎ　Ｇ　ａ　Ａ　ｊ２　Ｐ　
”Ｔｒａｎｓｖｅ−ｒｓｅ　Ｍｏｄｅ　５ｔａｂｉｌｉ
ｚｅｄ　Ｖｉｓｉｂｌｅ　Ｌａ５ｅｒ　Ｄｉｏｄｅｓ　
Ｆａ−ｂｒｉｃａｔｅｄ　　ｂｙ　　ＭＯＣＶＤ　　５
ｅｌｅｃｔｉｖｅ　　Ｇｒｏｗｔｈ”　　、Ｍ、Ｉｓｈ
ｉｋａｗａ、Ｙ、０ｈｂａ、Ｙ、Ｗａｔａｎａｂｅ、　
Ｈ，Ｎａｇａｓａｋａ、　Ｈ，Ｓｕｇａ＊ａｒａ、　Ｍ
、ｙａｍａｍｏｔｏ　ａｎｄ　Ｇ、Ｈａｔａｋｏｓｈｉ
　Ｅｘｔｅｎｄｅｄ　Ａｂｓｔｒａｃｔｓ　ｏｆ　ｔｈ
ｅ１８ｔｈ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　５ｏｌｉｄ
　５ｔａｔｅＤｅｖｉｃｅ　ａｎｄ　Ｍａｔｅｒｉａｌ
ｓ、Ｔｏｋｙｏ、　１９８Ｂ、　ｐｐ１５３−１５Ｊに
示された従来の可視光半導体レーザを示す断面図である
。この図において、１１はｎ側電極、１２はｐ側電極、
１３はｎ型ＧａＡｓからなる基板、１４はｎ型ＧａＡｓ
からなるバッファ層、１５はｎ型Ａｌ　ｒ　ｎＰからな
る下クラッド層、１６はＧａＩｎＰからなる活性層、１
７はストライプ状にリッジが形成されたｐ型ＡＪＺＩｎ
Ｐからなるクラッド層、１８は選択成長により形成され
たｎ型ＧａＡｓかうなる電流ブロック層、１９はｐ型Ｇ
ａＡｓからなるコンタクト層である。

次に、動作について説明する。

基板１３とコンタクト層１９間にｐｎ接合の順方向バイ
アス電圧が印加されると、電流は電流ブロック層１８に
より、ストライプ状に形成された上クラッド層１７のリ
ッジ上部から活性層１６へ注入される。注入されたこれ
らのキャリアはへテロ接合により活性層１６内に閉じ込
められて再結合し発光する。さらに、電流ブロック層１
８による光の吸収および電流狭窄により活性層１６内の
水平方向に屈折率差が生じ、横方向の光の広がりが制限
されて横モードが安定となる。このような導波路により
導波される光は、ストライプ状のりクジの奥行方向に垂
直な、対向する襞間端面によって構成されるファブリ・
ベロー（Ｆａｂｒｙ−Ｐｅｒｏｔ）型共振器によりレー
ザ発振に至る。

（発明が解決しようとする課題） 上記のような従来の半導体レーザは、製造工程において
上クラッド層１７のリッジ外部の層厚を０．２〜０．４
μｍ程度残すようにエツチングをしなければならないが
、リッジ形成時のエツチング制御が難しく、また、リッ
ジ底部の幅が広くなり、低しきい値化が難しいなどの問
題点があった。

この発明は、かかる課題を解決するためになされたもの
で、リッジ形成が容易にできるとともに、低しきい値お
よび横モードをより安定に制御することが可能な屈折率
ガイド型の半導体レーザおよびその製造方法を得ること
を目的とするものである。

ｃ　−騙シを解決するための手段） この発明に係る半導体レーザは、半導体基板上にストラ
イプ上に形成されたリッジ形状の第１下クラッド層と、
この第１下クラッド層の両側に形成された電流ブロック
層と、この電流ブロック層および前記第１下クラッド層
上に順次形成された第２下クラッド層、活性層および上
クラッド層とから構成したものである。

また、この発明に係る半導体レーザの製造方法は、下ク
ラッド層が形成された半導体基板上にストライプ状のマ
スクを形成する工程と、このマスクを用いて前記第１下
クラッド層の選択エツチングを行ってリッジ形状とする
工程と、前記第１下クラッド層の両側に電流ブロック層
を形成する工程と、この電流ブロック層上および前記第
１下クラッド層上に、第２下クラッド層、活性層および
上クラッド層を順次形成する工程とを含むものである。

（作用〕 この発明の半導体レーザにおいては、リッジ状に形成さ
れた第１下クラッド層の上部の幅によって活性層の電流
注入領域２発光領域が制限される。

また、この発明の半導体レーザの製造方法においては、
第１下クラッド層がりクジ形状とされ、第１下クラッド
層の両側に電流ブロック層が形成されたのち、この電流
ブロック層上に第２下クラッド層、活性層、上クラッド
層が順次形成される。

〔実施例〕

第１図（ａ）〜（Ｃ）はこの発明の半導体レーザの一実
施例の製造工程を説明するための断面図である。この図
において、１はｐ型ＧａＡｓからなる基板、２は約０，
５μｍ厚のｐ型ＧａＡｓからなるバッファ層、３は約１
．０μｍ厚のｐ型ＡｎＧａＩｎＰからなる第１下クラッ
ド層、４は約０゜２μｍ厚のｐ型ＧａＡｓからなる変質
防止層、５は前記変質防止層４上に約０．３μｍ幅でス
トライプ状に形成されたマスクとしての窒化膜、６は前
記窒化膜５をマスクとする選択成長により形成された約
１．０μｍ厚のｎ型ＧａＡｓからなる′Ｈ，流ブロブロ
ック層は前記第１下クラッド層３上および前記電流ブロ
ック層６上に形成された約０．３μｍ厚のｐ型Ａｊ！Ｇ
ａ　Ｉ　ｎＰかららなる第２下クラッド層、８は約０．
１μｍ厚のＧａ１ｎＰからなる活性層、９は約１．０μ
ｍ厚のｎ型ＡＪ２０ａｌｎＰからなる上クラッド層、１
０は約２．０ｕｍ厚のＧａＡｓからなるコンタクト層、
１１はｎ側電極、１２はｐ側電極である。

次に、製造工程について第１図（ａ）〜（Ｃ）を参照し
て説明する。

まず、第１下クラッド層３．変質防止層４を順次形成し
、次いで基板１上に窒化膜５を形成し、その後、写真製
版とエツチングにより窒化膜５をストライプ状に形成す
る（第１図（ａ））。

次に、ストライプ状の窒化膜５をマスクとして硫酸系（
Ｈ２Ｓ　０４　　：　Ｈ２０２：　Ｊ（２０）またはア
ンモニア系（Ｎ　Ｈｓ　ＯＨ：　Ｈ２０２）　ｆ）エッ
ｆヤントにより変質防止層４を選択エツチングする。次
いで、熱濃硫酸により第１下クラッド層３がリッジ形状
になるように選択エツチングする。

次いで、電流ブロックＮ６をリッジ両側の溝部を埋め込
むように選択成長させる。なお、この時、窒化膜５上に
は結晶成長されない（第１図（ｂ））。

次に、窒化膜５をエツチングにより除去した後、硫酸系
またはアンモニア系のエッチャントによりエツチングを
行って変質防止層４を除去する。この変質防止層４は第
１下クラッド層３内のＡ、Ｑによる窒化膜５の変質を防
ぎ、電流ブロック層６の成長後、窒化膜５の除去を容易
にするための層である。次いで、第２下クラッド層７．
活性層８．上クラッド層９．コンタクト層１０を順次形
成する。そして、ｎ側電極１１とｐ制電Ｍ１１２を形成
すれば素子が完成する（第１図（Ｃ））。

このようにして得られたこの発明の半導体レーザも、動
作は第４図に示した従来のものと同様であるが、活性層
８が、電流ブロック層６間のりクジ形状に形成された第
１下クラッド層３の上方に位置しており、リッジ形状に
形成された第１下クラッド層３の上部の幅によって活性
層８の電流注入領域が制限されるため、第４図に示した
ようにリッジ下部の幅で電流注入領域が制限されていた
従来の半導体レーザと同じサイズでリッジを形成しても
、電流注入領域が十分狭くなり、より低しきい値で動作
するようになる。また、発光領域も狭く制限される。

実際には、変質防止層４および第１下クラッド層３のエ
ツチング時にサイドエツチングが生じるため、窒化膜５
のストライプ幅を２〜３μｍとしても第１下クラッド層
３のリッジ上部の幅を１〜２μｍと狭くすることが可能
であり、従来の製造方法によるものよりも一層の低しき
い値化および横モードの安定化を図ることができる。

なお、上記実施例では、電流ブロック層６にｎ型ＧａＡ
ｓ層、活性層８にＧａｌｎＰ層を使用したものを示した
が、電流ブロック層６にｎ型ＧａＩｎＰ層、活性層８に
第２下クラッド層７および上クラッド層９よりもＭ＃Ｊ
帯幅の小さいＡＡＧａＩｎＰ層を使用してもよい。

また、上記実施例ではＡｕＧａ　Ｉ　ｎＰ系の半導体レ
ーザについて説明したが、ＡＩＬＧａＡｓ系の半導体レ
ーザについても同様であり、上記実施例と同様の効果を
奏する。

さらに、上記実施例では窒化膜５のストライプ幅を狭く
した場合について説明したが、ストライプ幅を広くした
構造であってもよく、この場合、発光面積が広くなり、
高出力化が可能となる。

また、上記実施例では活性層８が湾曲しているものを示
し・たが、第２図に示すように活性層８がリッジの両側
で下に垂れていてもよいほか、第３図に示すように、活
性Ｎ８が水平であってもよく、上記実施例と同様の効果
を奏する。

また、上記実施例では各層の組成比については詳しく述
べなかったが、活性層８としては（ＡＪ２ｘ　Ｇａｐ−
Ｘ）　ｏ、ｓ　Ｉ　ｎｏ、ｓ　Ｐ　（ただし、０≦ｘ＜
０．４）を用いることができ、この場合、第１下クラッ
ド層３．第２下クラッド層７．上クラッド層９としては
（Ａｌｌｙ　Ｇａｐ−、）　ｏ、ｓ　　Ｉ　ｎ。ｓｐ（
ただし０．４≦ｙく１）を用いればよい。

（発明の効果） この発明の半導体レーザは以上説明したとおり、半導体
基板上にストライプ上に形成されたリッジ形状の第１下
クラッド層と、この第１下クラッド層の両側に形成され
た電流ブロック層と、この電流ブロック層および第１下
クラッド層上に順次形成された第２下クラッド層、活性
層および上クラッド層とから構成したので、リッジ状に
形成された第１下クラッド層の上部の幅によって活性層
の電流注入領域１発光領域が制限され、同じサイズのり
クジを有する従来のものに較べて低しきい値化を図れる
うえ、より横モードを安定に制御できるという効果があ
る。また、リッジの形成を容易に行えるという効果もあ
る。

また、この発明の半導体レーザの製造方法は、第１下ク
ラッド層が形成された半導体基板上にストライプ状のマ
スクを形成する工程と、このマスクを用いて第１下クラ
ッド層の選択エツチングを行ってリッジ形状とする工程
と、第１下クラッド層の両側に電流ブロック層を形成す
る工程と、この電流ブロック層上および第１下クラッド
層上に、第２下クラッド層、活性層および上クラッド層
を順次形成する工程とを含むので、上記発明の半導体レ
ーザを再現性よく得ることができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の半導体レーザの製造工程を説明する
ための断面図、第２図、第３図はこの発明の他の実施例
を示す断面図、第４図は従来の半回において、１は基板
、２はバッファ層、３は第１下クラッド層、４は変質防
止層、５は窒化膜、６は電流ブロック層、７は第２下ク
ラッド層、８は活性層、９は上クラッド層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 ９、上クラット層 第２図 第３図 １、事件の表示　　　特願昭６３−１００５０８号２１
発明の名称　半導体レーザおよびその製造方法３、補正
をする者 ５、補正の対象 明細書の特許請求の範囲の欄および発明の詳細な説明の
欄 ６、補正の内容 （１）　　明細書の特許請求の範囲を別紙のように補正
する。 （２）　　同じく第２頁２０行の１クラッド層」を、「
上クラッド層」と補正する。 （３）同じく第４頁１３行、第１０頁１４〜１５行の「
ストライプ上に形成されたリッジ形状の第１」を、いず
れも「ストライプ状に形成されたりクジ形状を有する第
１」と補正するう （４）同じく第４頁２０行の「下クラ・ソド層」を、「
第１下クラッド層」と補正する。 （５）同じく第６頁８行の「約０．３μｍ幅」を、［杓
３μｍ幅」と補正する。 以　　上 ２、特許請求の範囲 （１）　　半導体基板上にス）・ライプ−状−に形成さ
れたリッジ形状ｍ第１下クラッド層と、この第１下クラ
・ソド層の両側に形成された電流ブロック層と、この電
流ブロック層および前記第１下クラッド層上に順次形成
された第２下クラッド層、活性層および上クラッド層と
から構成したことを特徴とする半導体レーザ。 （２）星±下クラッド層が形成された半導体基板上にス
トライプ上のマスクを形成する工程と、このマスクを用
いて前記第１下クラッド層の選択エシチングを行ってり
・・戸ジ形状とする工程と、前記第１下クラッド層の両
側に電流ブロック層を形成する工程と、この電流プロ、
ツク層上および前記第１下クラッド層上に、第２下クラ
ッド層、活性層および上クラ・ソド層を順次形成する工
程とを含むことを特徴とする半導体レーザの製造方法。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上にストライプ上に形成されたリッジ
   形状の第１下クラッド層と、この第１下クラッド層の両
   側に形成された電流ブロック層と、この電流ブロック層
   および前記第１下クラッド層上に順次形成された第２下
   クラッド層、活性層および上クラッド層とから構成した
   ことを特徴とする半導体レーザ。
2. （２）下クラッド層が形成された半導体基板上にストラ
   イプ状のマスクを形成する工程と、このマスクを用いて
   前記第１下クラッド層の選択エッチングを行ってリッジ
   形状とする工程と、前記第１下クラッド層の両側に電流
   ブロック層を形成する工程と、この電流ブロック層上お
   よび前記第１下クラッド層上に、第２下クラッド層、活
   性層および上クラッド層を順次形成する工程とを含むこ
   とを特徴とする半導体レーザの製造方法。