JPH01270733A - Overvoltage protecting circuit for load driver - Google Patents

Overvoltage protecting circuit for load driver

Info

Publication number
JPH01270733A
JPH01270733A JP10088288A JP10088288A JPH01270733A JP H01270733 A JPH01270733 A JP H01270733A JP 10088288 A JP10088288 A JP 10088288A JP 10088288 A JP10088288 A JP 10088288A JP H01270733 A JPH01270733 A JP H01270733A
Authority
JP
Japan
Prior art keywords
voltage
power supply
limiting
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10088288A
Other languages
Japanese (ja)
Other versions
JPH0681418B2 (en
Inventor
Kazuaki Murota
和明 室田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP10088288A priority Critical patent/JPH0681418B2/en
Publication of JPH01270733A publication Critical patent/JPH01270733A/en
Publication of JPH0681418B2 publication Critical patent/JPH0681418B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To prevent thermal breakdown by switching the driving voltage of semiconductor switching means of output stage by second voltage control means for limiting a first power source voltage to a third limiting voltage lower than the second voltage to limit it when the first voltage exceeds the second voltage. CONSTITUTION:When a surge voltage of 110V is input to an output terminal 23, the potential of the terminal 23 rises like a line l3. A line 39 is clamped at this level at a time t2 when the level of the terminal 23 arrives at an operation voltage 27V of a second limiting voltage set by Zener diodes (Z) D5-8, and transistors(Tr) 37, 38 maintain conductive. Thus, a voltage is supplied to the base of the Tr 42 to conduct it. Accordingly, the line 39 is clamped at a third limiting voltage 20V of an operating voltage to be fundamentally restricted by ZD5, 11, 12, and the potential of the terminal 23 is reduced. Thus, the power consumption of the Trs 32, 33 is reduced to prevent thermal breakdown.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば車両に搭載された各種ランプ類など
の負荷を駆動する装置を過電圧から渫護するための回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a circuit for protecting a device that drives a load such as various lamps mounted on a vehicle from overvoltage.

従来の技術 たとえば車載用電子機器では、排気温やドアの開閉状態
などに関する各種検知装置の出力に基づいて、各種警報
ランプを点灯させるなどの機能を有する駆動用集積回路
が広く用いられている。このような駆動用iA積回路は
、出力された信号が正規のレベルの信号であるか否かを
比較判定する比較部を含む入力段と、駆動用の制御信号
に基づいて実際のランプ負荷を駆動する出力段とを含ん
でいる。
BACKGROUND OF THE INVENTION For example, in in-vehicle electronic equipment, driving integrated circuits are widely used which have functions such as lighting various alarm lamps based on outputs from various detection devices regarding exhaust gas temperature, door opening/closing status, and the like. Such an iA product circuit for driving includes an input stage including a comparison section that compares and determines whether the output signal is a signal at a normal level, and an input stage that includes a comparison section that compares and determines whether the output signal is a signal at a normal level. and an output stage for driving.

第14図は、典型的な従来技術の駆動用集積回路(以下
、駆動回路と略す)1に関連する構成を示すブロック図
であを、第14図を参照して、本第1従来例について説
明する。第1従来例では、駆動回路1は出力端子2が抵
抗3を介して負荷4に接続され、この負荷4はバッテリ
などの電源5とスイッチ6を介して接続された電源ライ
ン7に接続される。また電源ライン7にはプルダウン抵
抗8を介して駆動回路1の電源端子(+B)9が接続さ
れる。
FIG. 14 is a block diagram showing a configuration related to a typical conventional driving integrated circuit (hereinafter referred to as a driving circuit) 1. Referring to FIG. 14, the first conventional example will be explained. explain. In the first conventional example, the output terminal 2 of the drive circuit 1 is connected to a load 4 via a resistor 3, and the load 4 is connected to a power line 7 connected to a power source 5 such as a battery via a switch 6. . Further, a power supply terminal (+B) 9 of the drive circuit 1 is connected to the power supply line 7 via a pull-down resistor 8.

駆動回路1は電源端子9から駆動電力が供給される比較
器10と、ダーリントン接続されたトランジスタ11.
12とを含んで構成される。比較器10の反転入力端子
と非反転入力端子のいずれか一方には基準電圧が接続さ
れ、他方入力端子には上述した各種センサ類などからの
信号が入力され、該入力信号が適正レベルであるか否か
を判断する。
The drive circuit 1 includes a comparator 10 to which drive power is supplied from a power supply terminal 9, and a Darlington-connected transistor 11.
12. A reference voltage is connected to one of the inverting input terminal and non-inverting input terminal of the comparator 10, and signals from the various sensors mentioned above are input to the other input terminal, and the input signal is at an appropriate level. Determine whether or not.

第15図は、第2の従来例の構成を示すブロック図であ
る。該従来例は第1従来例に類似し、対応する部分には
同一の参照符を付す。本従来例では駆動回路1の電源端
子9に電源5からの電圧(+B)を安定化する安定器1
3からの出力Vccが供給される。
FIG. 15 is a block diagram showing the configuration of the second conventional example. This conventional example is similar to the first conventional example, and corresponding parts are given the same reference numerals. In this conventional example, a stabilizer 1 is provided to the power supply terminal 9 of the drive circuit 1 to stabilize the voltage (+B) from the power supply 5.
The output Vcc from 3 is supplied.

すなわち車載用の電子機器には、電源電圧として+B系
電源(電圧値は車両の種類によって各種、−例として1
2V)と、前記Vcc系電源(5Vまたは8V)との2
系統の電源があり、上述の第14図または第15[!の
ような構成が用いられる。
In other words, in-vehicle electronic devices are supplied with a +B system power supply as a power supply voltage (the voltage value varies depending on the type of vehicle;
2V) and the Vcc power supply (5V or 8V).
There is a grid power supply, and the above-mentioned figure 14 or 15 [! A configuration like this is used.

このような構成において+B系電源には正極性サージが
発生する場合があり、これにより駆動回路1が破壊され
る事態を防ぐために、第14図示および第15図示のい
ずれの種類であってら、過電圧保護機能を持たせる必要
がある。
In such a configuration, a positive surge may occur in the +B system power supply, and in order to prevent the drive circuit 1 from being destroyed by this, overvoltage is It is necessary to have a protective function.

すなわち前記十B系電源における正極性サージに対する
制御装置(ECU)の耐性についてJIS(日本工業規
格)で「最大110■、持続時間0.188秒の正極性
サージ電圧が印加されても破壊されてはならない」 (
ロードダンプ試験)旨が規定されている。一方、車載用
集積回路の耐圧は■。、。=40〜60Vである。した
がって前記集積回路の電源端子(Vcc端子を想定する
)を直接十B電源に接続すると、上記サージ電圧の場合
には集積回路は破壊されてしまう。
In other words, regarding the resistance of the control unit (ECU) to positive polarity surges in the above-mentioned 10B system power supply, JIS (Japanese Industrial Standards) states that it will not be destroyed even if a positive surge voltage of maximum 110cm and duration of 0.188 seconds is applied. Must not be” (
load dump test). On the other hand, the withstand voltage of automotive integrated circuits is ■. ,. =40-60V. Therefore, if the power supply terminal (assumed to be the Vcc terminal) of the integrated circuit is directly connected to the 10B power supply, the integrated circuit will be destroyed in the case of the above-mentioned surge voltage.

また集積回路の出力端子に接続されるランプ負荷を、直
接十B電源にプルアップして使用すると、出力遮断時に
は出力トランジスタは破壊されてしまう、また、たとえ
ば普通乗用車の十B電源(約12V)が「あがった」状
態で、たとえばトラックなどの電源(約24■)で充電
する場合も想定され、保護のための後述するクランプ電
圧は26V以上に選ばれる。
Furthermore, if the lamp load connected to the output terminal of an integrated circuit is directly pulled up to a 10V power source, the output transistor will be destroyed when the output is cut off. It is also assumed that the battery will be charged with a power source (approximately 24V) from a truck or the like when the voltage is "high", and the clamp voltage to be described later for protection is selected to be 26V or higher.

第16図は、このような要望に沿う第3の従来例の構成
を示す電気回路図である6本従来例は第14121示の
構成において、比較器10の出力端子すなわちトランジ
スタ11のベースと、電源端子9との間にツェナダイオ
ードから成る動作電圧約27Vのクランプ回路14を設
けている。
FIG. 16 is an electric circuit diagram showing the configuration of a third conventional example that meets such a request. In this conventional example, in the configuration shown in No. 14121, the output terminal of the comparator 10, that is, the base of the transistor 11, A clamp circuit 14 made of a Zener diode and having an operating voltage of about 27 V is provided between the power supply terminal 9 and the power supply terminal 9.

このような構成において、電源ライン7がクランプ回路
14において予め設定される制限電圧を超えた過電圧と
なった場合、クランプ回路14によって電源端子9の電
位が前記制限電圧に保たれる。一方、トランジスタ11
.12が導通状態となり負荷4を接地状態とし、トラン
ジスタ12の大電圧による破壊を防止する。
In such a configuration, when the power supply line 7 has an overvoltage exceeding a preset limit voltage in the clamp circuit 14, the potential of the power supply terminal 9 is maintained at the limit voltage by the clamp circuit 14. On the other hand, transistor 11
.. 12 becomes conductive, and the load 4 is grounded, thereby preventing the transistor 12 from being destroyed by a large voltage.

しかしながらこのような構成において、車両などでは負
荷4は駆動回路1から離れた距離に配置され、比較的長
い配線が引き回されることになる。
However, in such a configuration, in a vehicle or the like, the load 4 is placed at a distance from the drive circuit 1, and relatively long wiring is routed.

したがって電源ライン7にサージ電圧が発生した場合、
電源端子9が出力端子2よりも先に電圧しベルが上昇す
るとは限らず、出力端子2の方が先に電位が上昇する場
合がある。このような場合には、クランプ回路14の作
用によるトランジスタ11.12の導通状態への切換え
が間に合わず、サージ電圧によってトランジスタ11.
12がブレークダウン破壊されてしまうという問題点が
ある。
Therefore, if a surge voltage occurs in the power line 7,
It is not always the case that the power supply terminal 9 rises in voltage and the bell rises before the output terminal 2, but the potential of the output terminal 2 may rise first. In such a case, the transistors 11.12 are not turned on in time by the action of the clamp circuit 14, and the surge voltage causes the transistors 11.12 to become conductive.
There is a problem that 12 is broken down and destroyed.

第17図は、このような課題を解決しようとする第4の
従来例の構成を示すブロック図である。
FIG. 17 is a block diagram showing the configuration of a fourth conventional example that attempts to solve such problems.

本従来例では出力端子2と電源端子9との間に、出力端
子2側から抵抗15、ダイオード16およびトランジス
タ17を設けるようにした。ダイオード16は抵抗15
側含アノードとし、トランジスタ17は残余のトランジ
スタ11.12がNPNトランジスタであるのに対し、
PNP)−ランジスタとして構成した。
In this conventional example, a resistor 15, a diode 16, and a transistor 17 are provided between the output terminal 2 and the power supply terminal 9 from the output terminal 2 side. Diode 16 is resistor 15
The transistor 17 is an NPN transistor while the remaining transistors 11 and 12 are NPN transistors.
PNP) - configured as a transistor.

このような構成とすることにより出力端子2に過電圧が
発生し、電源端子9に過電圧が発生していない状態では
、出力端子2における過電圧によって電源端子(Vcc
端子)の電圧(約13V)との電位差が増大し、トラン
ジスタ17が導通してトランジスタ11のベース電位を
上昇する。これによりトランジスタ11.12が導通し
、出力端子2はローレベルとなる。このレベルは前記ク
ランプ回路14によってVcc電圧13Vにクランプさ
れる。すなわち出力端子2の電位を、前述したような比
較的低レベルに保持することにより、トランジスタ11
.12の破壊が防がれるようにしている。
With this configuration, an overvoltage occurs at the output terminal 2, and when no overvoltage occurs at the power supply terminal 9, the overvoltage at the output terminal 2 causes the power supply terminal (Vcc
The potential difference with the voltage (approximately 13 V) at the terminal) increases, transistor 17 becomes conductive, and the base potential of transistor 11 increases. As a result, the transistors 11 and 12 become conductive, and the output terminal 2 becomes low level. This level is clamped to Vcc voltage 13V by the clamp circuit 14. That is, by keeping the potential of the output terminal 2 at a relatively low level as described above, the transistor 11
.. 12 destruction is prevented.

しかしながらこのような従来技術の構成では、電源端子
9にVcc電源を供給した場合、トランジスタ17の電
位がVc c$圧となり、トランジスタ17は常時導通
状態となってしまう、これによりトランジスタ11.1
2が導通し負荷4には電流が流れ、ランプなどが常時点
灯するなどの誤動作となる。
However, in such a configuration of the prior art, when Vcc power is supplied to the power supply terminal 9, the potential of the transistor 17 becomes Vccc$ pressure, and the transistor 17 is always in a conductive state.
2 becomes conductive and current flows through the load 4, causing malfunctions such as lamps being constantly lit.

したがって電源端子9を上述したVcc系電源または+
B系電源のいずれでも使用しようとする場合、第18図
示のような構成にする必要がある。
Therefore, the power supply terminal 9 is connected to the above-mentioned Vcc power supply or +
If any of the B-system power sources is to be used, it is necessary to configure the system as shown in FIG. 18.

このような課題を解決しようとする他の従来技術として
、第18図示の構成が挙げられる。この従来例では、電
源端子つと出力端子2とにおける電位をクランプする構
成として、クランプ回路14.18を別個に設けるよう
にしている。これにより電源端子9および出力端子2の
いずれの側から過電圧が印加されても、各端子9,2の
予め定める一定レベルにクランプすることができる。ま
た電源端子9にVcc電圧を印加した場合でも、トラン
ジスタ17が常時導通状態となる事態を避けることがで
きる。
Another conventional technique that attempts to solve such a problem is the configuration shown in FIG. 18. In this conventional example, clamp circuits 14 and 18 are separately provided to clamp the potentials at the power supply terminal 1 and the output terminal 2. As a result, even if an overvoltage is applied from either side of the power supply terminal 9 or the output terminal 2, it can be clamped to a predetermined constant level at each terminal 9, 2. Further, even when the Vcc voltage is applied to the power supply terminal 9, it is possible to avoid a situation in which the transistor 17 is always in a conductive state.

しかしながらこのような従来技術では、出力端子2側に
過電圧が発生した場合、トランジスタ17のベース電位
はクランプ回路18を構成するツェナダイオード4個分
の電圧にクランプされ、したがって出力端子2の電位も
これに対応する電圧(約30V)で安定する。これによ
り出力端子2はローレベルに切換えられず、トランジス
タ・11゜12の消費電力は大きくなり、熱破壊をもた
らす事態となる。
However, in such conventional technology, when an overvoltage occurs on the output terminal 2 side, the base potential of the transistor 17 is clamped to the voltage of four Zener diodes forming the clamp circuit 18, and therefore the potential of the output terminal 2 is also clamped to this voltage. It is stabilized at a voltage corresponding to (about 30V). As a result, the output terminal 2 cannot be switched to a low level, and the power consumption of the transistors 11 and 12 increases, resulting in thermal damage.

すなわちこのような事態は第19図に示されるように、
車載用駆動集積回路では通常、負荷4は十B電源にプル
アップされて使用される。したがって十B電源にピーク
時で110V程度の正極性サージ電圧が発生した場合、
トランジスタ11゜12にクランプ回路18によってク
ランプされる電圧(30V)が印加されており、またピ
ーク電圧によって大電流が流れるため、トランジスタ1
1.12で消費される電力が大きくなるので、これらの
トランジスタがブレークダウン破壊を起こしてしまう。
In other words, as shown in Figure 19, such a situation occurs as follows.
In an on-vehicle drive integrated circuit, the load 4 is normally used by being pulled up to a 10B power supply. Therefore, if a positive surge voltage of about 110V at the peak occurs in the 10B power supply,
Since a voltage (30V) clamped by the clamp circuit 18 is applied to the transistors 11 and 12, and a large current flows due to the peak voltage, the transistor 1
Since the power consumed in 1.12 becomes large, these transistors cause breakdown damage.

発明が解決しようとする課題 上述したような各従来技術では、駆動回路1の出力段を
構成するトランジスタ11.12についそ、出力端子2
に過電圧が発生した場合に、その破壊を防ぐことができ
ないという課題を生じるとともに、熱破壊を防ごうとし
た場合に駆動回路1の@源にV c c系と+B系のい
ずれをも使用するようにできないという問題点があった
Problems to be Solved by the Invention In each of the conventional techniques described above, the output terminal 2 of the transistors 11 and 12 constituting the output stage of the drive circuit 1 is
When an overvoltage occurs in the circuit, there is a problem that it is not possible to prevent its destruction, and when trying to prevent thermal damage, both the Vcc system and the +B system are used as the @ source of the drive circuit 1. The problem was that it was not possible to do so.

本発明の目的は、上述の技術的課題を解決し、駆動装・
置において過電圧が発生した場合に、その熱破壊を防止
し、かつ負荷駆動回路の電源を、第1電源電圧とこれと
異なる第2電源電圧とのいずれでも用いることができる
ようにした負荷駆動装置の過電圧保護回路を提供するこ
とである。
The purpose of the present invention is to solve the above-mentioned technical problems and to
A load driving device that prevents thermal breakdown when an overvoltage occurs in a device, and that can use either a first power source voltage or a second power source voltage different from the first power source voltage as the power source for the load driving circuit. The purpose of this invention is to provide an overvoltage protection circuit.

課題を解決するための手段 本発明は、一方端が第1電源電圧に接続された負荷の他
方端と接地電位との間に介在される半導体スイッチング
手段を含む出力段と、 第1を漏電圧と異なる第2fi!圧が入力され、これを
予め定める第1制限電圧に制限するとともに、該制限時
には半導体スイッチング手段を導通状態に制御する第1
電圧制限手段と、 前記出力段に並列に設けられ、半導体スイッチング手段
の駆動電圧を第2制限電圧に制限する第2@圧制限手段
と、 第2を圧制限手段に設けられ、第1電源電圧が第2制限
電圧を上回ったとき、前記駆動電圧を第2制限電圧より
も低い第3制限電圧に切換えて制限する切換制限手段と
を含むことを特徴とする負荷駆動装置の過電圧保護回路
である。
Means for Solving the Problems The present invention provides an output stage including a semiconductor switching means interposed between a ground potential and the other end of a load whose one end is connected to a first power supply voltage; The second fi is different! voltage is input, and limits this to a predetermined first limit voltage, and controls the semiconductor switching means to be in a conductive state when the limit voltage is inputted.
voltage limiting means; a second pressure limiting means provided in parallel with the output stage and limiting the driving voltage of the semiconductor switching means to a second limiting voltage; an overvoltage protection circuit for a load driving device, characterized in that the overvoltage protection circuit for a load drive device includes switching limiting means for switching and limiting the driving voltage to a third limiting voltage lower than the second limiting voltage when the driving voltage exceeds the second limiting voltage. .

さらに本発明は、一方端が第1電源電圧に接続された負
荷の他方端と接地電位との間に介在される半導体スイッ
チング手段を含む出力段と、第1を漏電圧と異なる第2
電源電圧が入力され、これを予め定める第1制限電圧に
制限するとともに、該制限時には半導体スイッチング手
段を導通状態に制御する第1電圧制限手段と、 前記出力段に並列に設けられ、半導体スイッチング手段
の駆動電圧を第2制限電圧に制限する第2電圧制限手段
と、 出力段に設けられ、第1$源電圧または第2電源電圧ま
たは出力段の少なくともいずれかに第2制限電圧を上回
る過電圧が発生したとき、これと検出して前記半導体ス
イッチング手段を導通状態に切換える切換駆動手段とを
含むことを特徴とする負荷駆動装置の過電圧保護回路で
ある。 作  用 本発明に従えば、第1′@、漏電圧が第2制限電圧を上
回ったとき、該第1電源電圧を制限する第2電圧制御手
段による出力段の半導体スイッチング手段の駆動電圧を
、前記第2制限電圧よりも低い第3制限電圧に切換制限
手段によって切換え制限する。この第3制限電圧を半導
体スイッチング手段が破壊されない程度に運べば、この
ような場合における半導体スイッチング手段の熱破壊を
防止することができる。また第1電圧制限手段に入力さ
れる第2を漏電圧は、予め定められる第1制限電圧に制
限される。第2電源電圧が上昇して第1制限電圧を上回
ると、第1電圧制限手段は半導体スイッチング手段を導
通状態に制御する。これにより負荷駆動装置は、上記第
1電源電圧および第2電源電圧がそれぞれ過電圧となっ
た場合であっても、保護されることになる。
Furthermore, the present invention provides an output stage including a semiconductor switching means interposed between a ground potential and the other end of a load whose one end is connected to a first power supply voltage;
A first voltage limiting means receives a power supply voltage and limits it to a predetermined first limiting voltage, and controls the semiconductor switching means to be in a conductive state when the voltage is limited; and the semiconductor switching means is provided in parallel with the output stage. a second voltage limiting means for limiting the drive voltage of the output stage to a second limited voltage; An overvoltage protection circuit for a load driving device, characterized in that the overvoltage protection circuit for a load driving device includes a switching driving means for detecting the overvoltage and switching the semiconductor switching means to a conductive state when the overvoltage occurs. According to the present invention, when the first leakage voltage exceeds the second limiting voltage, the driving voltage of the semiconductor switching means in the output stage is controlled by the second voltage control means that limits the first power supply voltage. A switching limiting means switches and limits the voltage to a third limiting voltage that is lower than the second limiting voltage. If this third limited voltage is applied to such an extent that the semiconductor switching means is not destroyed, thermal destruction of the semiconductor switching means in such a case can be prevented. Further, the second leakage voltage input to the first voltage limiting means is limited to a predetermined first limiting voltage. When the second power supply voltage rises and exceeds the first limiting voltage, the first voltage limiting means controls the semiconductor switching means to be conductive. Thereby, the load driving device is protected even if the first power supply voltage and the second power supply voltage each become an overvoltage.

さらに本発明では、第1電源電圧または第2電源電圧ま
たは出力段のいずれかに第2制御電圧を上回わる過電圧
が発生したとき、切換駆動手段はこの過電圧を検出して
半導体スイッチング手段を導通状態に切換えるようにし
てもよい。これによってもやはり負荷駆動装置の過電圧
からの保護が図られる。
Furthermore, in the present invention, when an overvoltage exceeding the second control voltage occurs in either the first power supply voltage or the second power supply voltage or the output stage, the switching drive means detects this overvoltage and turns the semiconductor switching means into conduction. The state may be changed. This also protects the load drive device from overvoltage.

実施例 第1図は本発明の一実施例の基本的な構成を示すブロッ
ク図であり、第2図は第1図の構成例を示す電気回路図
である。第1図および第2図を参照して、本実施例の構
成について説明する。たとえば車両の計器盤などに配置
される各種警報灯などの負荷21は、これを点灯するA
f1回路素子などによって実現される負荷駆動装置であ
る駆動回路22の出力端子23に抵抗24を介して接続
される。このような負荷21は、従来技術の項で説明し
たような+B系電電源電源ライン25に接続される。電
源ライン25は抵抗26を介して駆動回路22の電源端
子27に接続される。
Embodiment FIG. 1 is a block diagram showing the basic configuration of an embodiment of the present invention, and FIG. 2 is an electric circuit diagram showing the example of the configuration shown in FIG. The configuration of this embodiment will be described with reference to FIGS. 1 and 2. For example, the load 21 such as various warning lights placed on the instrument panel of a vehicle is
It is connected via a resistor 24 to an output terminal 23 of a drive circuit 22, which is a load drive device realized by an f1 circuit element or the like. Such a load 21 is connected to the +B system power supply line 25 as described in the section of the prior art. Power supply line 25 is connected to power supply terminal 27 of drive circuit 22 via resistor 26 .

駆動回路22には入力端子28.29が設けられており
、入力端子28.29のいずれか一方には各種センサな
どからの信号が入力され、能力入力端子には基準電圧が
与えられ、比較器30で比較されて前記信号レベルが正
規のレベルであるか否かを弁別する。この比較器30に
は前記電源端子27からの電源Vccが与えられる。
The drive circuit 22 is provided with input terminals 28 and 29. Signals from various sensors, etc. are input to one of the input terminals 28 and 29, a reference voltage is given to the capacity input terminal, and a comparator 30 to determine whether the signal level is a normal level or not. This comparator 30 is supplied with a power supply Vcc from the power supply terminal 27.

比較器30の出力は出力段31を構成するトランジスタ
32のベースに入力され、トランジスタ32のコレクタ
は出力端子23に接続され、エミッタはトランジスタ3
3のベースに接続される。
The output of the comparator 30 is input to the base of a transistor 32 constituting an output stage 31, the collector of the transistor 32 is connected to the output terminal 23, and the emitter is connected to the transistor 32.
Connected to the base of 3.

トランジスタ33のコレクタはトランジスタ32のコレ
クタに接続され、エミッタは接地される。
The collector of transistor 33 is connected to the collector of transistor 32, and the emitter is grounded.

電源端子27と比較器30の出力段との間には、後述す
るような構成を有する第1を圧制限手段34が接続され
、出力端子23とトランジスタ32のベースとの間には
第2電圧制限手段35が接続される。
Between the power supply terminal 27 and the output stage of the comparator 30, a first voltage limiting means 34 having a configuration as described later is connected, and a second voltage limiting means 34 is connected between the output terminal 23 and the base of the transistor 32. A limiting means 35 is connected.

前記第1電圧制限手段34は、第2図に示されるように
たとえば動作電圧6.7VのツェナダイオードDi、D
2.D3.D4がそれぞれ接続された構成である。また
第2電圧制限手段35は出力端子23と抵抗36を介し
て接続され、抵抗36に各エミッタが接続されたトラン
ジスタ37゜38を含んでいる。各トランジスタ37.
38のベースはライン39で共通に接続され、トランジ
スタ37のコレクタは抵抗40を介して、トランジスタ
38のコレクタは直接に、比較器30の出力段とトラン
ジスタ32のベースとを接続するライン41に接続され
る。
As shown in FIG. 2, the first voltage limiting means 34 includes, for example, Zener diodes Di, D with an operating voltage of 6.7V.
2. D3. This is a configuration in which D4 are connected to each other. The second voltage limiting means 35 is connected to the output terminal 23 via a resistor 36, and includes transistors 37 and 38 whose respective emitters are connected to the resistor 36. Each transistor 37.
38 are connected in common by a line 39, the collector of the transistor 37 is connected via a resistor 40, and the collector of the transistor 38 is connected directly to a line 41 connecting the output stage of the comparator 30 and the base of the transistor 32. be done.

ライン39.40間にはたとえば動作電圧6゜7■のツ
ェナダイオードD5.D6.D7.D8がライン40側
をアノードとして直列に接続される。またツェナダイオ
ードD5.D6の間には、たとえば動作電圧5.4■の
ツェナダイオードD11、D12が、ツェナダイオード
D5側をカソードとして直列に接続され、ツェナダイオ
ードD12のアノードはトランジスタ42のコレクタに
接続されそのエミッタはライン41に接続される。
Between lines 39 and 40 there is, for example, a Zener diode D5. with an operating voltage of 6°7. D6. D7. D8 are connected in series with the line 40 side serving as an anode. Also, Zener diode D5. For example, between D6, Zener diodes D11 and D12 with an operating voltage of 5.4μ are connected in series with the Zener diode D5 side as the cathode, and the anode of the Zener diode D12 is connected to the collector of the transistor 42, and its emitter is connected to the line. 41.

またベースはトランジスタ37のコレクタに接続される
。上記ツェナダイオードDll、D12およびトランジ
スタ42が第1電圧制限手段を構成する。
Further, the base is connected to the collector of the transistor 37. The Zener diodes Dll, D12 and the transistor 42 constitute a first voltage limiting means.

第3図〜第8図は、本実施例の駆動回路22の動作を模
式的に示す図およびグラフである。これらの図面を併せ
て参照して、本実施例について説明する。
3 to 8 are diagrams and graphs schematically showing the operation of the drive circuit 22 of this embodiment. This embodiment will be described with reference to these drawings.

■通常状態 電源端子27に電圧Vccが印加され、電源ライン25
の十Bに電源が正規に接続されている場合、第1および
第2電圧制限手段34.35は動作せず、出力段31の
動作は比較器30の出力によって決定される。すなわち
比較器30の出力がハイレベルまたはローレベルである
場合、トランジスタ32.33はそれぞれ導通/遮断状
態であり、負荷21はたとえば点灯/消灯する。
■Normal state Voltage Vcc is applied to the power supply terminal 27, and the power supply line 25
If the power supply is normally connected to the terminal 10B, the first and second voltage limiting means 34 , 35 do not operate, and the operation of the output stage 31 is determined by the output of the comparator 30 . That is, when the output of the comparator 30 is at a high level or a low level, the transistors 32 and 33 are in a conducting/cutting state, respectively, and the load 21 is turned on/off, for example.

■電源端子27の過電圧時 電源端子27に最大110Vに達するサージ電圧が流入
しようとする場合を説明する。第5図において、横軸は
該サージ電圧であり縦軸は電源端子27の電位である。
(2) Overvoltage of the power supply terminal 27 A case in which a surge voltage reaching a maximum of 110 V is about to flow into the power supply terminal 27 will be described. In FIG. 5, the horizontal axis is the surge voltage, and the vertical axis is the potential of the power supply terminal 27.

サージ電圧の流入によって電源端子27の電位が第4図
ライン11に示されるように上昇していき、第1電圧I
II限手段34を構成するツェナダイオードD1〜D4
によって設′定される第1制限電圧すなわち直列接続さ
れたツェナダイオードD1〜D4によって定まる動作電
圧たとえば約27Vに到達すると、第1電圧制限手段3
4が動作し、電源端子27は前記第1制限電圧に維持さ
れる。
Due to the inflow of the surge voltage, the potential of the power supply terminal 27 increases as shown by the line 11 in FIG. 4, and the first voltage I
Zener diodes D1 to D4 constituting the II limiting means 34
When the first voltage limiting means 3 reaches the first limiting voltage set by , i.e. the operating voltage determined by the series-connected Zener diodes D1 to D4, for example approximately 27V, the first voltage limiting means 3
4 operates, and the power supply terminal 27 is maintained at the first limited voltage.

このとき第1電圧制限手段34を通過する電流によって
トランジスタ32に電荷が注入され、■・ランジスタ3
2したがってトランジスタ33は導通し、第4図におい
て出力端子23のレベルを示すライン!2の時刻t1に
おける変化のように、出力端子23はローレベルに切換
えられる。
At this time, charge is injected into the transistor 32 by the current passing through the first voltage limiting means 34, and
2 Therefore, transistor 33 becomes conductive, and the line ! indicating the level of output terminal 23 in FIG. 2, the output terminal 23 is switched to low level.

■出力端子23の過電圧時 出力端子23にたとえば最大11oVのサージ電圧が流
入する場合を説明する。を源端子27には十B電源が接
続されている状態を想定する。出力端子23の電位が第
4図ライン11で示すように上昇する場合、比較器30
が動作していないときにはライン41はローレベルであ
り、トランジスタ42は遮断されている。したがって出
力端子23のレベルが、第8図のライン!9で示される
ように、ツェナダイオードD5〜D8で設定される第2
制限電圧である動作電圧、たとえば前記的27Vに到達
した時刻t2でライン39はこのしベルにクランプされ
、トランジスタ37.38は導通状態を維持する。
(2) During overvoltage of the output terminal 23 A case in which a surge voltage of, for example, a maximum of 11 oV flows into the output terminal 23 will be described. Assume that the source terminal 27 is connected to a 10B power source. When the potential of the output terminal 23 increases as shown by line 11 in FIG.
When is not operating, line 41 is low and transistor 42 is cut off. Therefore, the level of the output terminal 23 is the line ! of FIG. As shown at 9, the second
At time t2 when the operating voltage, which is the limiting voltage, reaches the target of 27V, for example, the line 39 is clamped to this voltage, and the transistors 37 and 38 remain conductive.

これによりトランジスタ42のベースに電圧が供給され
、トランジスタ42が導通する。したがってライン39
はツェナダイオードD5.Dll。
As a result, a voltage is supplied to the base of the transistor 42, and the transistor 42 becomes conductive. Therefore line 39
is the Zener diode D5. Dll.

D12によって基本的に規定される動作電圧である第3
制限電圧たとえば、約20V 6.7V+5.4Vx2+0.7VX3=20.7V 
 ・・・(1)6.7V:l−ランジスタD5の動作電
圧5.4V:ツェナダイオードDll、12の動作電圧
0.7V:トランジスタ42のベース・エミッタ間電圧
にクランプされることになり、第6図示のように出力端
子23の電位が低下する。これによりトランジスタ32
.33の消費電力を低減することができ、トランジスタ
32.33の熱破壊を防止することができる。
The third voltage is the operating voltage basically defined by D12.
Limit voltage For example, approximately 20V 6.7V+5.4Vx2+0.7VX3=20.7V
...(1) 6.7V: l- Operating voltage of transistor D5 5.4V: Operating voltage of Zener diode Dll, 12 0.7V: Clamped to the base-emitter voltage of transistor 42, 6, the potential of the output terminal 23 decreases as shown in FIG. As a result, the transistor 32
.. The power consumption of transistors 32 and 33 can be reduced, and thermal damage to transistors 32 and 33 can be prevented.

出力端子23の電位が、前記第3制限電圧(18V)か
ら低下する場合、出力端子23に流入しようとするサー
ジ電圧がしだいに減少しても、出力端子23は前記第3
制限電圧(約18■)でクランプされており、したがっ
て前記サージ電圧を下った時点でトランジスタ42が3
!!断され、トランジスタ37.38は遮断状官となる
。これにより出力端子23の電位は前記第3制限電圧よ
り低下していくサージ電圧に従って低下する。
When the potential of the output terminal 23 decreases from the third limit voltage (18V), even if the surge voltage that is about to flow into the output terminal 23 gradually decreases, the output terminal 23 will be lower than the third limit voltage (18V).
It is clamped at a limited voltage (approximately 18 cm), and therefore, when the surge voltage drops, the transistor 42 becomes 3
! ! The transistors 37 and 38 become disconnected. As a result, the potential of the output terminal 23 decreases in accordance with the surge voltage that decreases below the third limit voltage.

■電源端子27と出力端子23との過電圧電源端子27
および出力端子23の双方に最大110Vのサージ電圧
が印加される場合について説明する。第8図に示すよう
にサージ電圧がしだいに増大すると、電源端子27およ
び出力端子23の電位もこれに対応して増大する。サー
ジ電圧が前記第2制限電圧(約27■)を上回ったとき
、電源端子27においては前記第1電圧制限手段34が
動作して、上記第0項で説明したような動作を行う、出
力端子23においては上記第0項で説明したような動作
が行われる。ここで上記第0項では、出力端子23はツ
ェナダイオードD5.D1、D12による第3制限電圧
にクランプされたが、本動作例では出力段31が接地電
位と導通するため、第8図に示されるように接地電位(
OV)に低下する。
■Overvoltage power supply terminal 27 between power supply terminal 27 and output terminal 23
A case will be described in which a maximum surge voltage of 110V is applied to both the output terminal 23 and the output terminal 23. As the surge voltage gradually increases as shown in FIG. 8, the potentials of the power supply terminal 27 and the output terminal 23 also increase correspondingly. When the surge voltage exceeds the second limiting voltage (approximately 27 cm), the first voltage limiting means 34 operates at the power supply terminal 27, and the output terminal performs the operation as described in item 0 above. In step 23, the operation described in section 0 above is performed. Here, in the above term 0, the output terminal 23 is a Zener diode D5. However, in this operation example, the output stage 31 is electrically connected to the ground potential, so the ground potential (
OV).

このようにして本実施例では、電源端子27および出力
端子23の少なくともいずれに過電圧が発生した場合で
あっても、過大を流が駆動回路22に流入して破壊され
る事態、とりわけ出力端子23の過大電圧による出力段
31におけるトランジスタ32.33の熱破壊を防止す
ることができる。
In this way, in this embodiment, even if an overvoltage occurs in at least one of the power supply terminal 27 and the output terminal 23, an excessive current flows into the drive circuit 22 and the drive circuit 22 is destroyed, especially in the case where the output terminal 23 It is possible to prevent thermal destruction of the transistors 32 and 33 in the output stage 31 due to excessive voltage.

また本実施例によれば、電源端子27にV c c電圧
を供給するような使用法であっても、従来技術の項で述
べたように出力端子23が常時ローレベルとなるような
事態を防ぐことができ、使用性が格段に向上される。
Furthermore, according to this embodiment, even if the power supply terminal 27 is used in such a manner that the Vcc voltage is supplied, the situation where the output terminal 23 is always at a low level as described in the section of the prior art can be avoided. This greatly improves usability.

第9121は、本発明の他の実施例の詳細な構成を示す
電気回路図である。第9図を参照して、本実施例につい
て説明する6本実施例は前述の実施例に類似し、対応す
る部分には同一の参照符を付す。
No. 9121 is an electric circuit diagram showing a detailed configuration of another embodiment of the present invention. Embodiment 6 This embodiment will be described with reference to FIG. 9. This embodiment is similar to the previously described embodiment, and corresponding parts are given the same reference numerals.

本実施例の構成では上記実施例の構成に加え、電源端子
27からの電源が供給される遅延回路44を、第1電圧
制限手段34と並列に設けるようにした。遅延回路44
は前記電源端子27によって給電される定電流源45を
備えており、この定電流源45と接地ライン46との間
には、コンデンサ47が接続される。定電流源45とコ
ンデンサ47との接続点48は、トランジスタ4つのコ
レクタに接続されるとともに、比較器50の反転入力端
子に接続される。比較器50の非反転入力端子には電源
51から定電圧が供給される。一方、前記トランジスタ
49のエミッタは接地ライン46に接続され、ベースは
トランジスタ37(マルチコレクタ形)のコレクタに接
続される。
In the configuration of this embodiment, in addition to the configuration of the above embodiment, a delay circuit 44 to which power is supplied from the power supply terminal 27 is provided in parallel with the first voltage limiting means 34. Delay circuit 44
is equipped with a constant current source 45 supplied with power by the power supply terminal 27, and a capacitor 47 is connected between this constant current source 45 and a ground line 46. A connection point 48 between the constant current source 45 and the capacitor 47 is connected to the collectors of the four transistors and to the inverting input terminal of the comparator 50. A constant voltage is supplied from a power supply 51 to a non-inverting input terminal of the comparator 50 . On the other hand, the emitter of the transistor 49 is connected to the ground line 46, and the base is connected to the collector of the transistor 37 (multi-collector type).

比較器50の出力は駆動回路52を構成するトランジス
タ53のベースに接続される。1〜ランジスタ53のエ
ミッタは接地ライン46に接続され、コレクタはやはり
駆動回路52を構成するトランジスタ54のベースに接
続される。トランジスタ54のコレクタはやはり駆動口
i¥fi52を構成するトランジスタ55のベースに接
続され、トランジスタ54のエミッタおよびトランジス
タ55のコレクタは出力端子23に接続される。トラン
ジスタ55のエミッタは出力段を構成するトランジスタ
33のベースは接続される。
The output of the comparator 50 is connected to the base of a transistor 53 forming a drive circuit 52. The emitters of the transistors 1 to 53 are connected to the ground line 46, and the collectors are connected to the base of the transistor 54 which also constitutes the drive circuit 52. The collector of the transistor 54 is also connected to the base of the transistor 55 constituting the drive port i\fi 52, and the emitter of the transistor 54 and the collector of the transistor 55 are connected to the output terminal 23. The emitter of the transistor 55 is connected to the base of the transistor 33 constituting the output stage.

一方、第2電圧制限手段35には前記トランジスタ37
.39のベースが共通接続され、これらと同一導電形式
のトランジスタ56.57が設けられる。トランジスタ
56.57のエミッタは共通に接続され、抵抗58を介
して駆動回路22の駆動出力端子59に接続される。駆
動出力端子59は抵抗60を介して電源ライン25に接
続される。トランジスタ57のコレクタはトランジスタ
32のベースに接続され、トランジスタ56のコレクタ
はトランジスタ37の1−ランジスタ49に向かうコレ
クタ以外の残余のコレクタとともにトランジスタ42の
ベースに接続される。
On the other hand, the second voltage limiting means 35 includes the transistor 37.
.. The bases of 39 are connected in common, and transistors 56 and 57 of the same conductivity type as these are provided. The emitters of the transistors 56 and 57 are connected in common and are connected to a drive output terminal 59 of the drive circuit 22 via a resistor 58. The drive output terminal 59 is connected to the power supply line 25 via a resistor 60. The collector of transistor 57 is connected to the base of transistor 32, and the collector of transistor 56 is connected to the base of transistor 42, with the remaining collectors of transistor 37 other than the one directed to transistor 49.

ここでトランジスタ32.33を含んで出力段31が構
成される。
Here, an output stage 31 is configured including transistors 32 and 33.

第10図〜第12図は、第9図示の構成の説明するグラ
フである。これらの図面を併せて参照して、本実施例の
動作について説明する。
10 to 12 are graphs illustrating the configuration shown in FIG. 9. The operation of this embodiment will be described with reference to these drawings.

■電源端子27の過電圧時 第10区に示すようにサージ電圧がしだいに上昇し、し
たがって電源端子27の電圧Vceも上昇して第1電圧
制限手段34に定められた第1制限電圧(たとえば27
■)に到達するまでは、第10Uライン!5で示される
ようにサージ電圧の上昇に対応して上昇する。電源端子
27の電位が前記第1制限電圧に到達した第10図の時
刻t5では、第1電圧制限手段34が動作してトランジ
スタ55のベースに電荷を注入しトランジスタ55.3
3を導通するように切換える。とりわけ出力端子23の
レベルは第10U3ライン!5に示されるようにローレ
ベルに強制的に切換えられる。
(2) At the time of overvoltage of the power supply terminal 27 As shown in section 10, the surge voltage gradually rises, and therefore the voltage Vce of the power supply terminal 27 also rises, and the first limit voltage (for example, 27
■) Until you reach the 10th U line! 5, it increases in response to an increase in surge voltage. At time t5 in FIG. 10 when the potential of the power supply terminal 27 reaches the first limiting voltage, the first voltage limiting means 34 operates and injects charge into the base of the transistor 55.
Switch 3 to make it conductive. Especially the level of output terminal 23 is the 10th U3 line! 5, it is forcibly switched to low level.

また電源端子27のレベルの第1電圧制限手段34によ
って、前記第1制限電圧にクランプされることになる。
Further, the level of the power supply terminal 27 is clamped to the first limited voltage by the first voltage limiting means 34.

■駆動出力端子59の過電圧時 第11図に示すように、駆動出力端子5つに流入するサ
ージ電圧が上昇する#J会、駆動出力端子59の出力電
圧VDRもこれに従って上昇する。
(2) Overvoltage at the drive output terminal 59 As shown in FIG. 11, when the surge voltage flowing into the five drive output terminals increases, the output voltage VDR at the drive output terminal 59 also increases accordingly.

電圧VDRが第2を圧制限手段35によって設定される
第2制限電圧(たとえば27■)に到達すると、ライン
3つが該電圧にクランプされてもトランジスタ56.5
7が導通し、トランジスタ42が導通する。これにより
第2電圧制限手段はダイオードD6.D7による第3制
限電圧〈たとえば約20■=動作電圧たとえば6.7■
のツェナダイオード3個分〉にクランプされる。動作電
圧が前記27Vを超えた状態から減少する場合には、前
記第3制限電圧に到達したときに前記トランジスタ42
は遮断されるが、このとき駆動出力端子59のレベルは
第2制限電圧より低下するので、サージ電圧に従ったレ
ベルが出力する。これは第11図ライン17に示される
When the voltage VDR reaches a second limiting voltage (for example 27) set by the second voltage limiting means 35, the transistor 56.5
7 becomes conductive, and transistor 42 becomes conductive. As a result, the second voltage limiting means is the diode D6. Third limit voltage by D7 (for example, about 20 ■ = operating voltage, for example, 6.7 ■)
It is clamped to three Zener diodes. When the operating voltage decreases from the state exceeding 27V, when the third limit voltage is reached, the transistor 42
is cut off, but at this time the level of the drive output terminal 59 is lower than the second limit voltage, so a level according to the surge voltage is output. This is shown at line 17 in FIG.

一方、サージ電圧が27Vになった時刻t6で、トラン
ジスタ56.57したかってトランジスタ32が導通し
、トランジスタ33が導電する。これにより第11図ラ
イン17に示されるように出力端子23のレベルがロー
レベルに切換わる。またサージ電圧の減少時には、サー
ジ電圧が20Vとなる時刻t7でトランジスタ37,3
9 : 56゜57が遮断され、したがってトランジス
タ32゜33も遮断され、出力端子23のレベルはハイ
レベルくたとえば14■)となる。
On the other hand, at time t6 when the surge voltage reaches 27V, the transistors 56, 57 and 32 become conductive, and the transistor 33 becomes conductive. As a result, the level of the output terminal 23 is switched to low level as shown by line 17 in FIG. Further, when the surge voltage decreases, at time t7 when the surge voltage reaches 20V, the transistors 37 and 3
9: The transistors 56 and 57 are cut off, and therefore the transistors 32 and 33 are also cut off, and the level of the output terminal 23 becomes a high level (for example, 14).

■出力端子23の過電圧時 出力端子23においてサージ電圧が上昇する場合 前述の渇きと同様にして、サージ電圧が27Vとなった
ときに第2電圧制限手段35が動作し、トランジスタ4
2が導通して出力端子23のレベルを第3@圧にクラン
プする。
■When the surge voltage rises at the output terminal 23 When the surge voltage rises at the output terminal 23 Similarly to the above-mentioned case, when the surge voltage reaches 27V, the second voltage limiting means 35 operates, and the transistor 4
2 becomes conductive and clamps the level of the output terminal 23 to the third @ voltage.

一方、トランジスタ37の導通によりトランジスタ49
のベースにも電荷が注入され、トランジスタ49が導通
する。これにより定電流源45によって充電されていた
コンデンサ47の電荷が急速に放電し、比較器50の出
力はローレベルからハイレベルに切換わる。
On the other hand, due to the conduction of the transistor 37, the transistor 49
Charge is also injected into the base of transistor 49, making transistor 49 conductive. As a result, the charge in the capacitor 47 that had been charged by the constant current source 45 is rapidly discharged, and the output of the comparator 50 is switched from a low level to a high level.

この結果、比較器50の出力はローレベルからかイレベ
ルに反転し、トランジスタ53が導通しトランジスタ5
4も導通する。これによりトランジスタ55.33も導
通し、したがって出力端子23は第12図ラインノ8に
示されるようにローレベルに切換えられる。
As a result, the output of the comparator 50 is inverted from low level to high level, and the transistor 53 becomes conductive.
4 is also conductive. This causes transistor 55.33 to also become conductive, so that output terminal 23 is switched to a low level as shown in line No. 8 of FIG.

出力端子23がローレベルとなると、上述の各場合と同
じくトランジスタ37,39,56.57が遮断状態と
なり、したがってトランジスタ4つも遮断され、コンデ
ンサ47には定電流源45からの定電流によって電荷が
供給される。これにより前記第2式に示される時間tの
後に、比較器50の出力がハイレベルからローレベルに
反転し、トランジスタ53も遮断される。これによりト
ランジスタ54も遮断され、出力端子23のレベルはダ
イオードD5〜D7によって決められるクランプレベル
となる。
When the output terminal 23 becomes low level, the transistors 37, 39, 56, and 57 are cut off as in each case described above, and therefore the four transistors are also cut off, and the capacitor 47 is charged with a constant current from the constant current source 45. Supplied. As a result, after the time t shown in the second equation, the output of the comparator 50 is inverted from high level to low level, and the transistor 53 is also cut off. As a result, the transistor 54 is also cut off, and the level of the output terminal 23 becomes the clamp level determined by the diodes D5 to D7.

サージ電圧がしだいに上昇する場合を想定すると、出力
端子23のレベルが前記27V以上となり、上述したよ
うな動作を再び行って出力端子23のレベルをローレベ
ルに切換える。すなわちサージ電圧が27Vを超えて上
昇する場合には、出力端子23のレベルが前記20Vと
接地電位との間を繰返すことになる。
Assuming that the surge voltage gradually increases, the level of the output terminal 23 becomes 27V or more, and the above-described operation is performed again to switch the level of the output terminal 23 to the low level. That is, when the surge voltage rises above 27V, the level of the output terminal 23 repeatedly changes between the above-mentioned 20V and the ground potential.

一方、サージ電圧が27Vを超えた状態から減少する場
合を想定する。この場合にはトランジスタ53,54,
55.33が遮断されて、出力端子23が接地電位と遮
断された状態で電位が20V以下になったときトランジ
スタ42が遮断され、トランジスタ37.38,56.
57が遮断状態のままになる。したがって遅延回路44
は動作せず、出力端子23のレベルはサージ電位に対応
して減少する。
On the other hand, assume that the surge voltage decreases from a state exceeding 27V. In this case, transistors 53, 54,
55.33 is cut off, and when the potential becomes 20 V or less with the output terminal 23 cut off from the ground potential, the transistor 42 is cut off, and the transistors 37.38, 56.
57 remains blocked. Therefore, the delay circuit 44
does not operate, and the level of the output terminal 23 decreases in response to the surge potential.

このように上述した各実施例によれば、出力端子23、
電源端子27、駆動出力端子59のいずれに過電圧が加
っな場合であっても、これを駆動回路22が破壊されな
い程度の電圧にクランプし、または接地電位に強制する
ことができる。これにより駆動回路22の過電圧または
火消U電力による熱などによる破壊が防がれる。またこ
のi源としては、Vcc系または+B系のいずれでも用
いることができる。
According to each of the embodiments described above, the output terminal 23,
Even if an overvoltage is applied to either the power supply terminal 27 or the drive output terminal 59, it can be clamped to a voltage that does not destroy the drive circuit 22, or forced to the ground potential. This prevents damage to the drive circuit 22 due to overvoltage or heat due to fire extinguishing power. Further, as this i source, either a Vcc type or a +B type can be used.

第13図は、本発明のさらに他の構成例を示す電気回路
図である0本構成例は第9図示の構成例に類似し、対応
する部分には同一の参照符を付す。
FIG. 13 is an electric circuit diagram showing still another configuration example of the present invention. This configuration example is similar to the configuration example shown in FIG. 9, and corresponding parts are given the same reference numerals.

本構成例では第1電圧制限手段34を定電流源61、ダ
イオード62,63.64から構成するようにした。ま
た遅延回路44において比較器50を具体的には、トラ
ンジスタ49のコレクタがベースに接続され、コレクタ
は電源端子27に接続されるトランジスタ65と、トラ
ンジスタ65のベースにコレクタが接続され、ベースは
トランジスタ65のエミッタに接続されるトランジスタ
66が用いられる。
In this configuration example, the first voltage limiting means 34 is composed of a constant current source 61 and diodes 62, 63, and 64. Further, in the delay circuit 44, the comparator 50 is connected to a transistor 65 whose collector is connected to the base of the transistor 49, whose collector is connected to the power supply terminal 27, and whose collector is connected to the base of the transistor 65, whose base is connected to the transistor 65. A transistor 66 connected to the emitter of 65 is used.

トランジスタ56のエミッタとベース間には抵抗67が
介在され、この抵抗はダイオード68および抵抗69を
介して接地ライン46に接続される。またダイオード6
8のカソードはトランジスタ70のベースに接続され、
トランジスタ70のコレクタは前記第1電圧制限手段を
構成するダイオード64のカソードに、またエミッタは
接地ライン46に接続される。このような構成によって
も上述の動作と効果とを同様に実現できる。
A resistor 67 is interposed between the emitter and base of transistor 56, and this resistor is connected to ground line 46 via diode 68 and resistor 69. Also diode 6
The cathode of 8 is connected to the base of transistor 70,
The collector of the transistor 70 is connected to the cathode of the diode 64 constituting the first voltage limiting means, and the emitter is connected to the ground line 46. With such a configuration, the above-described operations and effects can be similarly achieved.

発明の効果 以上のように本発明に従えば、第1電源電圧が第2制@
電圧を上回ったとき、該第1電源電圧を制限する第2電
圧制御手段による出力段の半導体スイッチング手段の駆
動電圧を、前記第2制限電圧よりも低い第3制限電圧に
切換え、制限手段によって切換え制限する。この第3制
限電圧を半導体スイッチング手段が破壊されない程度に
選べば、このような場合における半導体スイッチング手
段の熱破壊を防止することができる。また、負荷駆動装
置において、上記第1電源電圧および第2電源電圧がそ
れぞれ過電圧となった場合であっても、保護されること
になる。
Effects of the Invention As described above, according to the present invention, the first power supply voltage is controlled by the second voltage.
When the voltage exceeds the voltage, the driving voltage of the semiconductor switching means of the output stage is switched by the second voltage control means for limiting the first power supply voltage to a third limiting voltage lower than the second limiting voltage, and the limiting means switches the drive voltage of the semiconductor switching means in the output stage. Restrict. If this third limit voltage is selected to such an extent that the semiconductor switching means will not be destroyed, thermal destruction of the semiconductor switching means in such a case can be prevented. Further, in the load driving device, even if the first power supply voltage and the second power supply voltage each become an overvoltage, the load driving device is protected.

さらに本発明では、第1電源電圧または第2電源電圧ま
たは出力段のいずれかに第2制御電圧を上回わる過電圧
が発生したとき、切換駆動手段はこの過電圧を検出して
半導体スイッチング手段を導通状態に切換えるようにし
てもよい、これによってもやはり負荷駆動装置の過電圧
からの保護が図られる。
Furthermore, in the present invention, when an overvoltage exceeding the second control voltage occurs in either the first power supply voltage or the second power supply voltage or the output stage, the switching drive means detects this overvoltage and turns the semiconductor switching means into conduction. This also protects the load drive device from overvoltages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図の構成例を示す電気回路図、第3図、第5
図、第7図は本実施例の動作状態を詳細に示すブロック
図、第4図、第6図、第8図は本実施例の動作を説明す
るグラフ、第9図は本発明の他の実施例を説明する電気
回路図、第10図〜第12図は本実施例の動作を説明す
るグラフ、第13図は本発明のさらに他の実施例の構成
を示す電気回路図、第14図、第15図は典型的な第1
および第2従来例を説明する電気回路図、第16図は典
型的な第3の従来技術の構成を示す電気回路図、第17
図は第4の従来例の構成を示す電気回路図、第18図は
第5の従来例の構成を示す電気回路図、第19図は問題
点を説明するための電気回路図である。 21・・・負荷、22・・・駆動回路、23・・・出力
端子、25・・・電源ライン、27・・・電源端子、3
1・・・出力段、34・・・第1電圧制限手段、35・
・・第2電圧制限手段、44・・・遅延回路、52・・
・駆動回路、59・・・駆動出力端子 nv  サー′;電圧 第10口 サーレ電几 サーンを厄
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is an electric circuit diagram showing the configuration example of FIG. 1, and FIGS.
7 are block diagrams showing detailed operating states of this embodiment, FIGS. 4, 6, and 8 are graphs explaining the operation of this embodiment, and FIG. 9 is a block diagram showing the operation state of this embodiment in detail. An electric circuit diagram explaining the embodiment, FIGS. 10 to 12 are graphs explaining the operation of this embodiment, FIG. 13 is an electric circuit diagram showing the configuration of still another embodiment of the present invention, and FIG. 14 , Figure 15 shows a typical first
FIG. 16 is an electric circuit diagram illustrating the configuration of a typical third prior art; FIG.
FIG. 18 is an electric circuit diagram showing the configuration of the fourth conventional example, FIG. 18 is an electric circuit diagram showing the configuration of the fifth conventional example, and FIG. 19 is an electric circuit diagram for explaining the problem. 21... Load, 22... Drive circuit, 23... Output terminal, 25... Power supply line, 27... Power supply terminal, 3
1... Output stage, 34... First voltage limiting means, 35.
...Second voltage limiting means, 44...Delay circuit, 52...
・Drive circuit, 59...drive output terminal nv sir';

Claims (2)

【特許請求の範囲】[Claims] (1)一方端が第1電源電圧に接続された負荷の他方端
と接地電位との間に介在される半導体スイッチング手段
を含む出力段と、 第1電源電圧と異なる第2電源電圧が入力され、これを
予め定める第1制限電圧に制限するとともに、該制限時
には半導体スイッチング手段を導通状態に制御する第1
電圧制限手段と、 前記出力段に並列に設けられ、半導体スイッチング手段
の駆動電圧を第2制限電圧に制限する第2電圧制限手段
と、 第2電圧制限手段に設けられ、第1電源電圧が第2制限
電圧を上回つたとき、前記駆動電圧を第2制限電圧より
も低い第3制限電圧に切換えて制限する切換制限手段と
を含むことを特徴とする負荷駆動装置の過電圧保護回路
(1) An output stage including a semiconductor switching means interposed between the ground potential and the other end of a load whose one end is connected to a first power supply voltage; and a second power supply voltage different from the first power supply voltage is inputted. , which limits the voltage to a predetermined first limit voltage, and controls the semiconductor switching means to be conductive when the voltage is limited.
Voltage limiting means; Second voltage limiting means provided in parallel with the output stage and limiting the driving voltage of the semiconductor switching means to a second limiting voltage; 1. An overvoltage protection circuit for a load driving device, comprising: switching limiting means for switching and limiting the driving voltage to a third limiting voltage lower than the second limiting voltage when the driving voltage exceeds the second limiting voltage.
(2)一方端が第1電源電圧に接続された負荷の他方端
と接地電位との間に介在される半導体スイッチング手段
を含む出力段と、 第1電源電圧と異なる第2電源電圧が入力され、これを
予め定める第1制限電圧に制限するとともに、該制限時
には半導体スイッチング手段を導通状態に制御する第1
電圧制限手段と、 前記出力段に並列に設けられ、半導体スイッチング手段
の駆動電圧を第2制限電圧に制限する第2電圧制限手段
と、 出力段に設けられ、第1電源電圧または第2電源電圧ま
たは出力段の少なくともいずれかに第2制限電圧を上回
る過電圧が発生したとき、これを検出して前記半導体ス
イッチング手段を導通状態に切換える切換駆動手段とを
含むことを特徴とする負荷駆動装置の過電圧保護回路。
(2) an output stage including a semiconductor switching means interposed between the ground potential and the other end of the load whose one end is connected to the first power supply voltage; and a second power supply voltage different from the first power supply voltage is inputted. , which limits the voltage to a predetermined first limit voltage, and controls the semiconductor switching means to be conductive when the voltage is limited.
Voltage limiting means; A second voltage limiting means provided in parallel with the output stage and limiting the drive voltage of the semiconductor switching means to a second limited voltage; A second voltage limiting means provided in the output stage and configured to control the first power supply voltage or the second power supply voltage. or switching drive means for detecting an overvoltage exceeding the second limit voltage and switching the semiconductor switching means to a conductive state when an overvoltage exceeding the second limit voltage occurs in at least one of the output stages. protection circuit.
JP10088288A 1988-04-22 1988-04-22 Overdrive protection circuit for load drive Expired - Fee Related JPH0681418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10088288A JPH0681418B2 (en) 1988-04-22 1988-04-22 Overdrive protection circuit for load drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10088288A JPH0681418B2 (en) 1988-04-22 1988-04-22 Overdrive protection circuit for load drive

Publications (2)

Publication Number Publication Date
JPH01270733A true JPH01270733A (en) 1989-10-30
JPH0681418B2 JPH0681418B2 (en) 1994-10-12

Family

ID=14285701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10088288A Expired - Fee Related JPH0681418B2 (en) 1988-04-22 1988-04-22 Overdrive protection circuit for load drive

Country Status (1)

Country Link
JP (1) JPH0681418B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128386A (en) * 2011-12-19 2013-06-27 Lextar Electronics Corp Overvoltage protection circuit and driver circuit using the same
EP3082239A1 (en) * 2015-04-14 2016-10-19 LSIS Co., Ltd. Gate driver for driving inverter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128386A (en) * 2011-12-19 2013-06-27 Lextar Electronics Corp Overvoltage protection circuit and driver circuit using the same
EP3082239A1 (en) * 2015-04-14 2016-10-19 LSIS Co., Ltd. Gate driver for driving inverter
CN106059267A (en) * 2015-04-14 2016-10-26 Ls产电株式会社 Gate driver for driving inverter
US9806709B2 (en) 2015-04-14 2017-10-31 Lsis Co., Ltd. Gate driver for driving inverter
CN106059267B (en) * 2015-04-14 2018-12-18 Ls 产电株式会社 For driving the gate drivers of inverter

Also Published As

Publication number Publication date
JPH0681418B2 (en) 1994-10-12

Similar Documents

Publication Publication Date Title
US6031705A (en) Surge protection circuit, in particular for inputs of integrated circuits
JP2003504797A (en) LED drive circuit and LED drive method
US4005342A (en) Integrated circuit overvoltage protection circuit
US5852538A (en) Power element driving circuit
JPH06214666A (en) Control-electrode disable circuit of power transistor
CN111739458B (en) Drive circuit and display drive chip
JPH0630543B2 (en) Output circuit abnormality detection notification circuit
CN107203233A (en) One kind control circuit and cooling system
US4065683A (en) Circuitry for industrial logic systems
US5548462A (en) Protective circuit
JPH0681418B2 (en) Overdrive protection circuit for load drive
JPS60131026A (en) Automotive electronic circuit device
US10008104B2 (en) Security system output interface with overload detection and protection
JPH02244804A (en) Load connecting state detection circuit
JPH06260911A (en) Protective circuit for inactivating transistor at time of short-circuit with derived portion
US5398148A (en) Protection circuit for high side drivers
US6008585A (en) Apparatus and method for preventing from a short load excessive current flow through a field effect transistor that delivers current to a daytime running light on a vehicle
JP3145868B2 (en) Power device and power device control system
US20240351570A1 (en) Power Supply System Having A Shut-Off Circuit
KR0140204Y1 (en) Battery discharge control device
US4458286A (en) Electronic device having a high voltage breakdown protection circuit
JPH01319296A (en) drive circuit
JP2005065083A (en) Semiconductor device
JPH0819167A (en) Overvoltage protective circuit
JPS6328469Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees