JPH0127572B2 - - Google Patents
Info
- Publication number
- JPH0127572B2 JPH0127572B2 JP53104353A JP10435378A JPH0127572B2 JP H0127572 B2 JPH0127572 B2 JP H0127572B2 JP 53104353 A JP53104353 A JP 53104353A JP 10435378 A JP10435378 A JP 10435378A JP H0127572 B2 JPH0127572 B2 JP H0127572B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- conductive layer
- substrate
- electrical wiring
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、基板上の導電層を、エツチング液を
用いたケミカルエツチングにより、電気配線を形
成する方法及びその装置に関する。
用いたケミカルエツチングにより、電気配線を形
成する方法及びその装置に関する。
電気配線を形成するに際し、基板に付着された
導電層をエツチング液を用いて化学的にエツチン
グして、選択的に除去する方法が用いられている
が、これらエツチングのプロセスでその進行状態
を監視する適当な方法がなく、従来は目視と経験
により管理されてきた。
導電層をエツチング液を用いて化学的にエツチン
グして、選択的に除去する方法が用いられている
が、これらエツチングのプロセスでその進行状態
を監視する適当な方法がなく、従来は目視と経験
により管理されてきた。
温度制御および時間管理を厳密に行えば、従来
の目視と経験による方法でもエツチングを遂行す
ることは可能である。しかしながら、回路素子の
集積度が上がるに伴い電気配線の集積度も上が
り、基板上の配線は細く、かつ間隔は極度に狭く
なり、パターンは一層複雑、かつ高精度が要求さ
れるようになり、従来の方法では熟練者であつて
も人によるバラツキがでて、オーバエツチになつ
たり、エツチング不足が発生したりするなどの欠
陥がある。
の目視と経験による方法でもエツチングを遂行す
ることは可能である。しかしながら、回路素子の
集積度が上がるに伴い電気配線の集積度も上が
り、基板上の配線は細く、かつ間隔は極度に狭く
なり、パターンは一層複雑、かつ高精度が要求さ
れるようになり、従来の方法では熟練者であつて
も人によるバラツキがでて、オーバエツチになつ
たり、エツチング不足が発生したりするなどの欠
陥がある。
また、導電層のエツチングに電解エツチングが
使用されている。電解エツチングは直流電圧を二
極間に印加して、該二極間に強制的に電流を流
し、該電流によりエツチングを促進する方式であ
る。
使用されている。電解エツチングは直流電圧を二
極間に印加して、該二極間に強制的に電流を流
し、該電流によりエツチングを促進する方式であ
る。
第１図は、電解エツチング槽と電気回路の構成
図である。
図である。
１はエツチング槽、２はアルミニユームが蒸着
された基板、３はアルミニユーム線、５は白金
線、４は基板２の上に蒸着されたアルミニユーム
とアルミニユーム線３を接触させ、おさえるため
の樹脂製の保持具、６は抵抗、７は電池、８はり
ん酸を主成分とするエツチング液である。
された基板、３はアルミニユーム線、５は白金
線、４は基板２の上に蒸着されたアルミニユーム
とアルミニユーム線３を接触させ、おさえるため
の樹脂製の保持具、６は抵抗、７は電池、８はり
ん酸を主成分とするエツチング液である。
基板２にアルミニユームを蒸着し、フオトレジ
ストを付加した後、マスクをかけて感光させて現
像処理し、エツチング液８を用いてレジストのつ
いていない部分のアルミニユームを、選択的に除
去する。
ストを付加した後、マスクをかけて感光させて現
像処理し、エツチング液８を用いてレジストのつ
いていない部分のアルミニユームを、選択的に除
去する。
アルミニユーム線３を保持具４を用いて、基板
２上のアルミニユーム部分と接触させて一方の極
とし、白金線５を他方の極としてエツチング液８
の中に入れて電流を流すと、化学変化を起して基
板２上のアルミニユームのエツチングが促進され
る。
２上のアルミニユーム部分と接触させて一方の極
とし、白金線５を他方の極としてエツチング液８
の中に入れて電流を流すと、化学変化を起して基
板２上のアルミニユームのエツチングが促進され
る。
エツチング液８は濃度85％の燐酸が17体積比、
濃度63％の硝酸が１体積比、水２体積比の組成の
ものを使用する。このエツチング液を使用した
時、温度22℃電流30mAでのエツチング速度は
600Å／分であつた。
濃度63％の硝酸が１体積比、水２体積比の組成の
ものを使用する。このエツチング液を使用した
時、温度22℃電流30mAでのエツチング速度は
600Å／分であつた。
第２図は、基板２をエツチング液８につけ、エ
ツチングした時の電流値の時間的変化を示す図で
ある。
ツチングした時の電流値の時間的変化を示す図で
ある。
電流は露出されているアルミニユームの面積に
依存するから、終点近くではアルミニユームのパ
ターンが次次切断されるので電流値が急激に少く
なり、エツチングの終点真近かであることを認知
することができる。しかし、この時点は終点その
ものではないので、更にエツチングを続ける必要
がある。この延長されたエツチング時間は過去の
データをもとに決定するが、そのためにはエツチ
ング液の厳密な温度管理、エツチング液の混合比
の管理等が必要となるという欠陥がある。
依存するから、終点近くではアルミニユームのパ
ターンが次次切断されるので電流値が急激に少く
なり、エツチングの終点真近かであることを認知
することができる。しかし、この時点は終点その
ものではないので、更にエツチングを続ける必要
がある。この延長されたエツチング時間は過去の
データをもとに決定するが、そのためにはエツチ
ング液の厳密な温度管理、エツチング液の混合比
の管理等が必要となるという欠陥がある。
本発明は上記欠陥を除去した新規な発明であつ
て、基板に付着された導電層を選択的に除去する
ケミカルエツチングにおいて、該基板の導電層を
第一の極となし、他の導電物体を第二の極となし
てエツチング液につけ、前記導電層の厚みと、前
記二極間に流れる電流が設定された基準電流値よ
り小さくなるまでの時間とからエツチングレート
を算出し、それに基づいてオーバエツチング時間
を定めるようになつた電気配線の形成方法によつ
て達成される。
て、基板に付着された導電層を選択的に除去する
ケミカルエツチングにおいて、該基板の導電層を
第一の極となし、他の導電物体を第二の極となし
てエツチング液につけ、前記導電層の厚みと、前
記二極間に流れる電流が設定された基準電流値よ
り小さくなるまでの時間とからエツチングレート
を算出し、それに基づいてオーバエツチング時間
を定めるようになつた電気配線の形成方法によつ
て達成される。
更に本発明は基板に付着された導電層を選択的
にケミカルエツチングし、該エツチング状態を認
知する装置を具備する電気配線形成装置におい
て； 該導電層と同種の材質の物体を該基板の導電層
に接触させた一方の極と、前記導電層とは異なる
材質の導電物体からなる他の極と、前記二つの極
をエツチング液につけて該二極間に流れる電流を
測定する手段と、該導電層の初期厚み設定スイツ
チと、エツチング終点判定用基準電流回路と、該
導電層の初期厚みと、該二極間を流れる電流が設
定された基準電流値より小さな値に達する迄の時
間とからエツチングレートを算出し、それに基づ
いてオーバエツチング時間を定める処理装置及び
オーバエツチ膜厚設定スイツチとを具備すること
を特徴とする電気配線形成装置によつて達成され
る。
にケミカルエツチングし、該エツチング状態を認
知する装置を具備する電気配線形成装置におい
て； 該導電層と同種の材質の物体を該基板の導電層
に接触させた一方の極と、前記導電層とは異なる
材質の導電物体からなる他の極と、前記二つの極
をエツチング液につけて該二極間に流れる電流を
測定する手段と、該導電層の初期厚み設定スイツ
チと、エツチング終点判定用基準電流回路と、該
導電層の初期厚みと、該二極間を流れる電流が設
定された基準電流値より小さな値に達する迄の時
間とからエツチングレートを算出し、それに基づ
いてオーバエツチング時間を定める処理装置及び
オーバエツチ膜厚設定スイツチとを具備すること
を特徴とする電気配線形成装置によつて達成され
る。
本発明方法において所定の電流としては初期電
流I0に対してI0／２以下が好ましい。
流I0に対してI0／２以下が好ましい。
本発明の目的は、常に同一のエツチングを実行
することのできる方法を提供し、高品質の電気配
線形成方法を提供することである。
することのできる方法を提供し、高品質の電気配
線形成方法を提供することである。
本発明の更に他の目的は、エツチング液の温度
や混合比による影響が少ない電気配線の形成方法
を提供することである。
や混合比による影響が少ない電気配線の形成方法
を提供することである。
本発明の更に他の目的は、厳密な実験を必要と
しない電気配線の形成方法を提供することであ
る。
しない電気配線の形成方法を提供することであ
る。
以下、本発明を半導体ウエハの電気配線を例に
とり、図面により詳細に説明する。
とり、図面により詳細に説明する。
第３図は本発明によるエツチング槽と電気回路
の構成図である。
の構成図である。
１０は増幅器、１１はタイマ、１２はウエハの
電気配線用アルミニユーム導電層の初期厚み設定
スイツチ、１３は終点真近かを判定する基準電流
設定回路、１４は終点真近かを検出してから更に
エツチングを行うオーバエツチ膜厚設定スイツ
チ、１５は処理装置、１６は表示器およびブザ、
１７は起動スイツチである。
電気配線用アルミニユーム導電層の初期厚み設定
スイツチ、１３は終点真近かを判定する基準電流
設定回路、１４は終点真近かを検出してから更に
エツチングを行うオーバエツチ膜厚設定スイツ
チ、１５は処理装置、１６は表示器およびブザ、
１７は起動スイツチである。
ウエハ２をエツチング槽１に入れ起動スイツチ
１７を押すとタイマ１１が動作し時間計測を行
う。電解エツチングによる電流は抵抗６で電圧に
変換して、増幅器１０で増幅されて処理装置に入
力され、基準電流設定回路１３の値と比較する。
エツチング電流が基準電流設定回路１３の値より
小さくなると、処理装置はその時点のタイマ１１
の出力Ｔと、初期厚み設定スイツチ１２の出力Ｗ
を読み取り、単位時間当りのエツチング量、即ち
エツチングレートＷ／Ｔを算出し、続いてオーバ
エツチ膜厚設定スイツチ１４の出力W′を読み取
つて、前記エツチングレートで割り算してオーバ
エツチ時間W′／ＷＴを算出する。処理装置はタイマ １１の出力がＴ＋W′／ＷＴになつた時、表示器およ びブザ１６をオンすることによつてエツチングが
完了したことを表示する。
１７を押すとタイマ１１が動作し時間計測を行
う。電解エツチングによる電流は抵抗６で電圧に
変換して、増幅器１０で増幅されて処理装置に入
力され、基準電流設定回路１３の値と比較する。
エツチング電流が基準電流設定回路１３の値より
小さくなると、処理装置はその時点のタイマ１１
の出力Ｔと、初期厚み設定スイツチ１２の出力Ｗ
を読み取り、単位時間当りのエツチング量、即ち
エツチングレートＷ／Ｔを算出し、続いてオーバ
エツチ膜厚設定スイツチ１４の出力W′を読み取
つて、前記エツチングレートで割り算してオーバ
エツチ時間W′／ＷＴを算出する。処理装置はタイマ １１の出力がＴ＋W′／ＷＴになつた時、表示器およ びブザ１６をオンすることによつてエツチングが
完了したことを表示する。
本発明によれば、エツチングレートを各エツチ
ングについて算出するので、エツチング液の混合
比による変動、温度による変動等条件の微妙な変
動を勘案して、エツチングを遂行することが可能
になるので、均質で高品質のエツチングができる
ようになる。
ングについて算出するので、エツチング液の混合
比による変動、温度による変動等条件の微妙な変
動を勘案して、エツチングを遂行することが可能
になるので、均質で高品質のエツチングができる
ようになる。
更に、本発明によれば、各種条件による多くの
実験をしなくとも所望のエツチングが可能とな
る。
実験をしなくとも所望のエツチングが可能とな
る。
上記説明では導電層の初期厚み設定スイツチ１
２とオーバエツチ膜厚設定スイツチ１４の二組の
スイツチを備えた場合について述べたが、導電層
の初期厚みＷとオーバエツチ膜厚W′は予め判つ
ているのだから、その比W′／Ｗを設定するスイツチ 一組を備えることによつても、本発明を実現する
ことができることは明らかである。
２とオーバエツチ膜厚設定スイツチ１４の二組の
スイツチを備えた場合について述べたが、導電層
の初期厚みＷとオーバエツチ膜厚W′は予め判つ
ているのだから、その比W′／Ｗを設定するスイツチ 一組を備えることによつても、本発明を実現する
ことができることは明らかである。
上記説明では強制的に電流を流してエツチング
を促進する電解エツチングの場合について述べた
が、本発明はこれに限定されるものではなく、電
源を用いないケミカルエツチングにおける終点検
出方式即ち、異なる導電体を電解液に浸潤した時
発生する電池作用による電圧によつて流れる電流
を検出して、エツチング状態を認知する方式にお
いても同様に実現可能であることは明らかであ
る。
を促進する電解エツチングの場合について述べた
が、本発明はこれに限定されるものではなく、電
源を用いないケミカルエツチングにおける終点検
出方式即ち、異なる導電体を電解液に浸潤した時
発生する電池作用による電圧によつて流れる電流
を検出して、エツチング状態を認知する方式にお
いても同様に実現可能であることは明らかであ
る。
第４図はエツチングされる前の半導体の断面図
であり、第５図はエツチング後の半導体の断面図
である。
であり、第５図はエツチング後の半導体の断面図
である。
４１は半導体のシリコンウエハ、４２は二酸化
硅素等の絶縁膜、４３は蒸着されたアルミニユー
ム層、４４は電気配線パターンに従つたレジスト
である。
硅素等の絶縁膜、４３は蒸着されたアルミニユー
ム層、４４は電気配線パターンに従つたレジスト
である。
アルミニユーム層にアルミニユーム線３を接触
させてエツチングを行うと、第５図のように、レ
ジスト４４が付加されていない部分のアルミニユ
ーム層は除去される。このようにレジスト４４が
付加されていないアルミニウム層を除去した後、
アルミニウム線４をはずし、レジスト４４を通常
工程で除去し、所定パターンの電気配線を得るこ
とができる。
させてエツチングを行うと、第５図のように、レ
ジスト４４が付加されていない部分のアルミニユ
ーム層は除去される。このようにレジスト４４が
付加されていないアルミニウム層を除去した後、
アルミニウム線４をはずし、レジスト４４を通常
工程で除去し、所定パターンの電気配線を得るこ
とができる。
上記説明では半導体ウエハの電気配線について
述べたが、本発明はこれに限定されるものではな
く、他の電気配線の形成を含む精密エツチングに
も利用できることは言うまでもない。
述べたが、本発明はこれに限定されるものではな
く、他の電気配線の形成を含む精密エツチングに
も利用できることは言うまでもない。
以上説明したように、本発明によればエツチン
グ液の温度変化、混合比の変化による影響を補正
した精密で高品質で均質なエツチングが可能とな
る。
グ液の温度変化、混合比の変化による影響を補正
した精密で高品質で均質なエツチングが可能とな
る。
第１図は電解エツチング槽と電気回路の構成
図、第２図は基板２をエツチング液８につけ、エ
ツチングした時の電流値の時間的変化を示す図、
第３図は本発明によるエツチング槽と電気回路の
構成図、第４図はエツチングされる前の半導体の
断面図、第５図はエツチング後の半導体の断面図
である。 １はエツチング槽、２は基板、３はアルミニユ
ーム線、５は白金線、４は保持具、６は抵抗、７
は電池、８はエツチング液、１０は増幅器、１１
はタイマ、１２は初期厚み設定スイツチ、１３は
基準電流設定回路、１４はオーバエツチ膜厚設定
スイツチ、１５は処理装置、１６は表示器および
ブザ、１７は起動スイツチ、４１はシリコンウエ
ハ、４２は絶縁膜、４３はアルミニユーム層、４
４はレジストである。
図、第２図は基板２をエツチング液８につけ、エ
ツチングした時の電流値の時間的変化を示す図、
第３図は本発明によるエツチング槽と電気回路の
構成図、第４図はエツチングされる前の半導体の
断面図、第５図はエツチング後の半導体の断面図
である。 １はエツチング槽、２は基板、３はアルミニユ
ーム線、５は白金線、４は保持具、６は抵抗、７
は電池、８はエツチング液、１０は増幅器、１１
はタイマ、１２は初期厚み設定スイツチ、１３は
基準電流設定回路、１４はオーバエツチ膜厚設定
スイツチ、１５は処理装置、１６は表示器および
ブザ、１７は起動スイツチ、４１はシリコンウエ
ハ、４２は絶縁膜、４３はアルミニユーム層、４
４はレジストである。
Claims (1)
- 【特許請求の範囲】 １ 基板に付着された導電層を選択的に除去する
ケミカルエツチングにおいて、該基板の導電層を
第一の極となし、他の導電物体を第二の極となし
てエツチング液につけ、前記導電層の厚みと、前
記二極間に流れる電流が設定された基準電流値よ
り小さくなるまでの時間とからエツチングレート
を算出し、それに基づいてオーバエツチング時間
を定めるようになした電気配線の形成方法。 ２ 基板に付着された導電層を選択的にケミカル
エツチングし、該エツチング状態を認知する装置
を具備する電気配線形成装置において； 該導電層と同種の材質の物体を該基板の導電層
に接触させた一方の極と、前記導電層とは異なる
材質の導電物体からなる他の極と、前記二つの極
をエツチング液につけて該二極間に流れる電流を
測定する手段と、該導電層の初期厚み設定スイツ
チと、エツチング終点判定用基準電流回路と、該
導電層の初期厚みと、該二極間を流れる電流が設
定された基準電流値より小さな値に達する迄の時
間とからエツチングレートを算出し、それに基づ
いてオーバエツチング時間を定める処理装置及び
オーバエツチ膜厚設定スイツチとを具備すること
を特徴とする電気配線形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10435378A JPS5531639A (en) | 1978-08-29 | 1978-08-29 | Forming method for electric wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10435378A JPS5531639A (en) | 1978-08-29 | 1978-08-29 | Forming method for electric wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5531639A JPS5531639A (en) | 1980-03-06 |
| JPH0127572B2 true JPH0127572B2 (ja) | 1989-05-30 |
Family
ID=14378507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10435378A Granted JPS5531639A (en) | 1978-08-29 | 1978-08-29 | Forming method for electric wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5531639A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141531A (ja) * | 1982-02-18 | 1983-08-22 | Toshiba Corp | 半導体素子用金属薄膜エツチング装置 |
| US4621037A (en) * | 1984-07-09 | 1986-11-04 | Sigma Corporation | Method for detecting endpoint of development |
| JP2509572B2 (ja) * | 1985-08-19 | 1996-06-19 | 株式会社東芝 | パタ−ン形成方法及び装置 |
| US6378199B1 (en) | 1994-05-13 | 2002-04-30 | Dai Nippon Printing Co., Ltd. | Multi-layer printed-wiring board process for producing |
| JP5544997B2 (ja) * | 2010-04-12 | 2014-07-09 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置の製造装置。 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387667A (en) * | 1977-01-12 | 1978-08-02 | Hitachi Ltd | Detecting method for etching end point of non-conductive film |
-
1978
- 1978-08-29 JP JP10435378A patent/JPS5531639A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5531639A (en) | 1980-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3949275A (en) | Electric thin-film circuit and method for its production | |
| JPH0127572B2 (ja) | ||
| KR100316987B1 (ko) | 땜납과주석을인쇄회로기판으로부터제거하는조성물및방법 | |
| JPS5546568A (en) | Method of fabricating semicondcuctor device | |
| JP3473063B2 (ja) | シリコン基板の洗浄方法 | |
| US3467599A (en) | Etching solution | |
| JPS6326537B2 (ja) | ||
| US3997411A (en) | Method for the production of a thin film electric circuit | |
| US3042593A (en) | Electrochemical method for cleansing semiconductive devices | |
| JPS6326538B2 (ja) | ||
| JPS58141531A (ja) | 半導体素子用金属薄膜エツチング装置 | |
| US2958633A (en) | Manufacture of semi-conductor devices | |
| US3531378A (en) | Process for oxidizing tellurium | |
| GB1232126A (ja) | ||
| JPS5562737A (en) | Wiring method for semiconductor element | |
| JPH0144014B2 (ja) | ||
| CA1042773A (en) | Method of etching a surface of a substrate comprising linbo3 | |
| JP2608972B2 (ja) | 半導体装置の欠陥検出方法 | |
| US3357902A (en) | Use of anodizing to reduce channelling on semiconductor material | |
| KR950000848B1 (ko) | 초고집적 회로의 배리어 금속 형성방법 | |
| JPS5832498B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS6059316B2 (ja) | パタ−ン化されたアルミニウム層を形成する方法 | |
| JPS59123235A (ja) | 金属配線形成用エツチング装置 | |
| JPS639124A (ja) | 半導体エツチング装置 | |
| JPS5587441A (en) | Manufacture of semiconductor device |