JPS5832498B2 - ハンドウタイソウチ ノ セイゾウホウホウ - Google Patents

ハンドウタイソウチ ノ セイゾウホウホウ

Info

Publication number
JPS5832498B2
JPS5832498B2 JP48093296A JP9329673A JPS5832498B2 JP S5832498 B2 JPS5832498 B2 JP S5832498B2 JP 48093296 A JP48093296 A JP 48093296A JP 9329673 A JP9329673 A JP 9329673A JP S5832498 B2 JPS5832498 B2 JP S5832498B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
insulating film
manufacturing
hand tools
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP48093296A
Other languages
English (en)
Other versions
JPS5043891A (ja
Inventor
洋吉 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP48093296A priority Critical patent/JPS5832498B2/ja
Publication of JPS5043891A publication Critical patent/JPS5043891A/ja
Publication of JPS5832498B2 publication Critical patent/JPS5832498B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、その目的とする
ところは半導体装置の絶縁被膜の段差部をテーパに形成
するにある。
半導体装置、特に基板に絶縁被膜が形成され該絶縁被膜
の段差部分をまたいで配線金属層を備えたMOS I
Cの如き集積回路装置において、段差部分の配線金属層
の段切れを防止する方法の−・例としてPSG(Pho
spher 5ilicate Glass )層を絶
縁被膜に積層して被着し、絶縁被膜の段差部分にテーパ
エツチングを施すことが広く用いられている。
このI) S G層の形成は気相成長の手段により次式 の如くなされ混合物の形で析出をみる13シかしてたと
えば一基板内において複数個所のデーパエッチを所望す
る部分があるとき必らずしも−・様に施せないという欠
点があった。
本発明は上記欠点を除去するため(こなされた半導体装
置の製造方法を提供するものである。
本願にか\る半導体装置の製造方法の一実施例につき以
下に説明する。
基板に被着された絶縁被膜の段差部分をまたいで形成さ
れた配線金属層を備えた半導体装置につき一例としてM
OS ICの如き集積回路装置につきその製造方法を
以下にのべる。
これは基板に絶縁被膜が被着されこの段差部分をまたい
で配線金属層を被着するにあたり、絶縁被膜にPSG層
を積層被着し、該層のP(りん)濃度の犬なる部分のP
を除去するものである。
即ちPSG層の形成については従来と異なるところはな
い。
次に該I) S G層について発明者は種々の点から検
討を行なった結果、チー・パエッチングに好適するP濃
度(PSG層について)は4×1020〜6×1020
個/鼾であるのにたいし、部分的にI X 102’個
/cm以上の所があることが判明した。
そしてI)濃度が大なるPSG層程レジストとの密着性
が低下するのでいわゆるオーバエツチングになりやすく
、シたがってテーパエツチングのバラツキを招来する。
そこでバラツキの少いテーパエツチングを行なうために
はP S G層におけるP濃度を均一にすることが必要
であるとし、被着したPSG層に次にあげるいずれかの
処理を施すことによって達成される。
(]、) 濃硝酸中にてボイルする。
(2)王水中にてボイルする。
(3)ぶつ酸(HF)中に浸漬する。
このぶつ酸は約10%濃度の液で好適する。
(4)ぶつ酸、硝酸よりなる混液中に浸漬する。
上記処理を施すことによってPSG層中のP濃度は5×
1020〜9 X 1020個/cynの範囲にて均一
となり、集積回路装置における絶縁被膜のテーパエツチ
ングがウェハ内およびロット内でバラツキなく達成でき
るようにな−った。
本願は上記実施例に限定されるものでなく、PSG層を
適用してテーパエツチングを行なう半導体装置に広〈実
施でき顕著な効果のあるものである。

Claims (1)

    【特許請求の範囲】
  1. 1 基板に被着された絶縁被膜の段差部分をまたいで形
    成された配線金属層を備えた半導体装置の製造にあたり
    、絶縁被膜にPSG層を積層して被着する工程と、該層
    のP濃度の犬なる部分のPを除去する工程とを具備した
    半導体装置の製造方法。
JP48093296A 1973-08-22 1973-08-22 ハンドウタイソウチ ノ セイゾウホウホウ Expired JPS5832498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP48093296A JPS5832498B2 (ja) 1973-08-22 1973-08-22 ハンドウタイソウチ ノ セイゾウホウホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48093296A JPS5832498B2 (ja) 1973-08-22 1973-08-22 ハンドウタイソウチ ノ セイゾウホウホウ

Publications (2)

Publication Number Publication Date
JPS5043891A JPS5043891A (ja) 1975-04-19
JPS5832498B2 true JPS5832498B2 (ja) 1983-07-13

Family

ID=14078394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP48093296A Expired JPS5832498B2 (ja) 1973-08-22 1973-08-22 ハンドウタイソウチ ノ セイゾウホウホウ

Country Status (1)

Country Link
JP (1) JPS5832498B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611875U (ja) * 1984-06-08 1986-01-08 リコーエレメックス株式会社 パネル構造
JPS6165783U (ja) * 1984-10-05 1986-05-06

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611875U (ja) * 1984-06-08 1986-01-08 リコーエレメックス株式会社 パネル構造
JPS6165783U (ja) * 1984-10-05 1986-05-06

Also Published As

Publication number Publication date
JPS5043891A (ja) 1975-04-19

Similar Documents

Publication Publication Date Title
JPS63305518A (ja) 半導体デバイスの製造方法
US3867218A (en) Method of etching a pattern in a silicon nitride layer
EP0052787B1 (en) Etchant composition and application thereof
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
JPS6059303B2 (ja) クロム・エッチング用の酸性の水性エッチャント組成物
JPH01238017A (ja) レジスト層の形成方法
JPH05299810A (ja) 配線パターン形成用エッチング溶液
JPH0418729A (ja) シリコンウエーハの酸化膜形成前処理方法及びシリコンウエーハの酸化液
JPH0519301B2 (ja)
JPS5536927A (en) Manufacturing of semiconductor device
JPS57176747A (en) Manufacture of semiconductor device
JP2000012512A (ja) 半導体基板表面の加工方法
JPS61245538A (ja) シリコン基板の部分エツチング法
JPS5947783A (ja) 酸化物超伝導体パタ−ン形成法
JPH02114524A (ja) 半導体装置の製造方法
JPS63303084A (ja) チタン用エッチング液
JPS63250823A (ja) 半導体装置の製造方法
JPS58197748A (ja) 半導体装置の製造方法
JPS5536926A (en) Manufacturing of semiconductor device
JPS524170A (en) Manufacturing process of semiconductor element
JPS593953A (ja) 半導体装置の製造方法
JPS61214434A (ja) 有機膜の除去方法
JPH03219628A (ja) 薄膜素子の製造方法
JPS6115157B2 (ja)
JPS6250974B2 (ja)