JPH01276196A - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JPH01276196A JPH01276196A JP63106977A JP10697788A JPH01276196A JP H01276196 A JPH01276196 A JP H01276196A JP 63106977 A JP63106977 A JP 63106977A JP 10697788 A JP10697788 A JP 10697788A JP H01276196 A JPH01276196 A JP H01276196A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- task
- controller
- image
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数種類の画像を単一のグラフィックコン
トローラの制御のもとに複数の画像表示装置に同時表示
させる画像表示制御装置に関するものである。
トローラの制御のもとに複数の画像表示装置に同時表示
させる画像表示制御装置に関するものである。
第5図は従来の画像表示制御装置の構成を示すブロック
図である0図において、(1) はホストCP U 、
(2)はコノホストCPU(1)(7)プログラム
、データ等を格納するメインメモリ、 (3)はグラフ
ィックコントローラ、(5)はCRT表示装置に表示す
るデータを格納するフレームメモリ、(6)はD/A変
換装置、 (7)はCRT表示装置である。
図である0図において、(1) はホストCP U 、
(2)はコノホストCPU(1)(7)プログラム
、データ等を格納するメインメモリ、 (3)はグラフ
ィックコントローラ、(5)はCRT表示装置に表示す
るデータを格納するフレームメモリ、(6)はD/A変
換装置、 (7)はCRT表示装置である。
次に上記構成に基づき従来装置の動作について説明する
。
。
ホストCP U (1)が描画コマンドをグラフィック
コントローラ (3)へ送信すると、グラフィックコン
トローラ (3)はその描画コマンドを解釈して、その
描画コマンドに基づいてフレームメモリ(5)を書き換
える(描画する)、フレームメモリ(5)からは表示画
像データ(アプリケーションソフト)がグラフィックコ
ントローラ (3)によって周期的に読み出され、その
データをD/A変換装置 (6)によってアナログ信号
のビデオ信号に変換したのちCRT表示装置(7)へ出
力する。またグラフィックコントローラ (3)はCR
T表示装置(7)へ水平同期信号、垂直同期信号等のタ
イミング信号を発生する。
コントローラ (3)へ送信すると、グラフィックコン
トローラ (3)はその描画コマンドを解釈して、その
描画コマンドに基づいてフレームメモリ(5)を書き換
える(描画する)、フレームメモリ(5)からは表示画
像データ(アプリケーションソフト)がグラフィックコ
ントローラ (3)によって周期的に読み出され、その
データをD/A変換装置 (6)によってアナログ信号
のビデオ信号に変換したのちCRT表示装置(7)へ出
力する。またグラフィックコントローラ (3)はCR
T表示装置(7)へ水平同期信号、垂直同期信号等のタ
イミング信号を発生する。
〔発明が解決しようとする課B)
従来の画像表示制御装置は以上のように構成されている
ので、並行して処理される複数種類のアプリケーション
ソフトを複数の画像表示装置に同時表示させたい場合は
、第6図に示すように各アプリケーションソフトに対し
てCRT制御装置がそれぞれ1台づつ必要であり、複数
種類のアプリケーションソフトを同時表示できる画像表
示制御装置を実現しようとすると非常にコスト高になる
と共に、装置自体大型化する問題点があった。
ので、並行して処理される複数種類のアプリケーション
ソフトを複数の画像表示装置に同時表示させたい場合は
、第6図に示すように各アプリケーションソフトに対し
てCRT制御装置がそれぞれ1台づつ必要であり、複数
種類のアプリケーションソフトを同時表示できる画像表
示制御装置を実現しようとすると非常にコスト高になる
と共に、装置自体大型化する問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、小型で、且つ低コストで複数画像を同時表示
し得る画像表示制御装置を提供することを目的とする。
たもので、小型で、且つ低コストで複数画像を同時表示
し得る画像表示制御装置を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係る画像表示制御装置は、複数台の画像表示
装置と、これら各画像表示装置に対応するフレームメモ
リと、各画像表示装置に表示する画像の属性情報を、各
画像表示装置に対応したメモリ領域に格納したメモリと
、マイクロプロセッサから出力された領域選択情報に基
づき上記メモリより該当メモリ領域、フレームメモリ及
び画像表示装置を選択すると共に、属性情報に基づき表
示画像情報を生成し、選択されたフレームメモリへ記憶
させるグラフィックコントローラとを設けたものである
。
装置と、これら各画像表示装置に対応するフレームメモ
リと、各画像表示装置に表示する画像の属性情報を、各
画像表示装置に対応したメモリ領域に格納したメモリと
、マイクロプロセッサから出力された領域選択情報に基
づき上記メモリより該当メモリ領域、フレームメモリ及
び画像表示装置を選択すると共に、属性情報に基づき表
示画像情報を生成し、選択されたフレームメモリへ記憶
させるグラフィックコントローラとを設けたものである
。
この発明によるグラフィックコントローラは、マイクロ
ブロセッから画像を表示する画像表示装置の選択信号を
入力すると、その選択信号に基づいて該当画像表示装置
に表示する画像の属性情報を、画像表示装置に対応する
メモリ領域から選択してフレームメモリへ送出する。従
って複数台ある画像表示装置にそれぞれ複数種類の画像
を同時表示するにしても、グラフィックコントローラは
マイクロプロセッサから順次し入力されてくる選択信号
に基づいて、各メモリ領域より各画像表示装置対応の属
性情報を選択し、フレームメモリへ送出すれば、単一の
グラフィックコントローラで複数台の画像表示装置を同
時に表示制御できる。
ブロセッから画像を表示する画像表示装置の選択信号を
入力すると、その選択信号に基づいて該当画像表示装置
に表示する画像の属性情報を、画像表示装置に対応する
メモリ領域から選択してフレームメモリへ送出する。従
って複数台ある画像表示装置にそれぞれ複数種類の画像
を同時表示するにしても、グラフィックコントローラは
マイクロプロセッサから順次し入力されてくる選択信号
に基づいて、各メモリ領域より各画像表示装置対応の属
性情報を選択し、フレームメモリへ送出すれば、単一の
グラフィックコントローラで複数台の画像表示装置を同
時に表示制御できる。
(実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、(1)はホストCP Ll 、 (2)
はメインメモリ、(3)はグラフィックコントローラ、
(3a)はタスクスイッチ装置、(3b)はレジスタ群
、(4)はTCB (タスクコントロールボックス)
、(4a) 、 (4b) 、 (4c)はそれぞれタ
スク0,1、・ nに割りあてられた領域、(5a)
、 (5b) 、 (5c)はそれぞれタスク0.1、
・・・nに対するフレームメモリ、(6a) 、 (6
b) 、 (8c)はそれぞれタスク0.1、・・・n
に対するD/A変換装置、(7a) 、 (7b) 、
(7c)はそれぞれタスク0.1、・・・nに対する
CRT表示装置、 (8)はCRT制御装置である。
図において、(1)はホストCP Ll 、 (2)
はメインメモリ、(3)はグラフィックコントローラ、
(3a)はタスクスイッチ装置、(3b)はレジスタ群
、(4)はTCB (タスクコントロールボックス)
、(4a) 、 (4b) 、 (4c)はそれぞれタ
スク0,1、・ nに割りあてられた領域、(5a)
、 (5b) 、 (5c)はそれぞれタスク0.1、
・・・nに対するフレームメモリ、(6a) 、 (6
b) 、 (8c)はそれぞれタスク0.1、・・・n
に対するD/A変換装置、(7a) 、 (7b) 、
(7c)はそれぞれタスク0.1、・・・nに対する
CRT表示装置、 (8)はCRT制御装置である。
次に動作について説明する。タスクOからタスク1にタ
スクスイッチをおこす場合について述べる。ホストc
p U (1)が、グラフィックコントローラ (3)
に対しタスクスイッチコマンドを送信すると、グラフィ
ックコントローラ (3)はそのコマンドを解釈しタス
クスイッチ装置(3a)を起動させる。すると以前にレ
ジスタ群(3b)内に納められていたタスク0の処理に
必要十分な情報はTCB(4)内のタスク0に割りあて
られた領域(4a)に転送される。そして、転送後、T
CB (4)内のタスク1に割りあてられた領域(4
b)をグラフィックコントローラ (3)内のレジスタ
群(3b)に転送する。
スクスイッチをおこす場合について述べる。ホストc
p U (1)が、グラフィックコントローラ (3)
に対しタスクスイッチコマンドを送信すると、グラフィ
ックコントローラ (3)はそのコマンドを解釈しタス
クスイッチ装置(3a)を起動させる。すると以前にレ
ジスタ群(3b)内に納められていたタスク0の処理に
必要十分な情報はTCB(4)内のタスク0に割りあて
られた領域(4a)に転送される。そして、転送後、T
CB (4)内のタスク1に割りあてられた領域(4
b)をグラフィックコントローラ (3)内のレジスタ
群(3b)に転送する。
この様子をフローチャートにして描くと、第2図のよう
になる。
になる。
ここで、タスク処理に必要十分な情報とは、例えば画素
のビット数、前景色、背景色、線種、カレントポインタ
等である。
のビット数、前景色、背景色、線種、カレントポインタ
等である。
このように、それぞれタスクを割りあてられた複数のア
プリケーションソフトは、このタスクスイッチ機能によ
り1台のグラフィックコントローラを共同で利用して、
それぞれのフレームメモリに描画可能となる。
プリケーションソフトは、このタスクスイッチ機能によ
り1台のグラフィックコントローラを共同で利用して、
それぞれのフレームメモリに描画可能となる。
ただし、フレームメモリ(5a) 、 (5b) 、
(5c)を読み出して、CRT表示装置(7a) 、
(7b) 、 (7c) ヘ出力する際のタイミング信
号は全て共通でよい。
(5c)を読み出して、CRT表示装置(7a) 、
(7b) 、 (7c) ヘ出力する際のタイミング信
号は全て共通でよい。
なお、上記実施例ではそれぞれのアプリケーションソフ
トの表示を別々のCRT表示装置に行なわせたものを示
したが、それらのアプリケーションソフトの表示を同一
のCRT表示装置に、第3図に示すようなウィンドウを
用いて行なってもよい。
トの表示を別々のCRT表示装置に行なわせたものを示
したが、それらのアプリケーションソフトの表示を同一
のCRT表示装置に、第3図に示すようなウィンドウを
用いて行なってもよい。
更に、上記実施例では第4図(a)に示すようなグラフ
ィックコントローラ (3)がホストCPU(1)から
タスクスイッチコマンドを受は取った時にタスクスイッ
チを行なうものを示したが、ホストCP U (1)か
らグラフィックコントローラ (3)に与える第4図(
b) に示すようなコマンド列ごとにタスク番号を与え
、グラフィックコントローラ(3)がそのたびにタスク
番号を調べて現行のタスク番号と異なる時のみタスクス
イッチを行なう用い方をしてもよい。
ィックコントローラ (3)がホストCPU(1)から
タスクスイッチコマンドを受は取った時にタスクスイッ
チを行なうものを示したが、ホストCP U (1)か
らグラフィックコントローラ (3)に与える第4図(
b) に示すようなコマンド列ごとにタスク番号を与え
、グラフィックコントローラ(3)がそのたびにタスク
番号を調べて現行のタスク番号と異なる時のみタスクス
イッチを行なう用い方をしてもよい。
また、上記実施例では複数のアプリケーションソフトが
同一ホストCPUで処理されている場合について説明し
たが、それぞれのアプリケーションソフトが同一システ
ムバスにつながる別々のホストCPUで処理されていて
もよく、上記実施例と同様の効果を奏する。
同一ホストCPUで処理されている場合について説明し
たが、それぞれのアプリケーションソフトが同一システ
ムバスにつながる別々のホストCPUで処理されていて
もよく、上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、グラフィックコントロ
ーラはマイクロプロセッサから送出される画像表示装置
の選択信号に基づいて、複数台ある画像表示装置を順次
選択すると同時に、選択された画像表示装置に表示する
画像の属性情報を各メモリ領域より順次選択してフレー
ムメモリへ記憶させる構成としたので、阜−のグラフィ
ックコントローラで複数種類の画像を複数の画像表示装
置に同時表示することが可能となり、そのため構成が簡
単で、低価格、小型化が可能な画像表示制御装置が実現
できる。
ーラはマイクロプロセッサから送出される画像表示装置
の選択信号に基づいて、複数台ある画像表示装置を順次
選択すると同時に、選択された画像表示装置に表示する
画像の属性情報を各メモリ領域より順次選択してフレー
ムメモリへ記憶させる構成としたので、阜−のグラフィ
ックコントローラで複数種類の画像を複数の画像表示装
置に同時表示することが可能となり、そのため構成が簡
単で、低価格、小型化が可能な画像表示制御装置が実現
できる。
第1図はこの発明の一実施例による画像表示制御装置を
示すブロック図、第2図は本実施例の動作を示すフロー
チャート、第3図はこの発明の他の実施例を示すCRT
画面上のウィンドウを示す図、第4図はこの発明の他の
実施例を示すコマンド列の図、第5図は従来の画像表示
制御装置を示すブロック図、第6図は従来の画像表示制
御装置を用いて複数のアプリケーションソフトを表示さ
せる装置を示すブロック図である。 図において、 (1)はホストCPU。 (3)はグラフィックコントローラ、 (3a)はタスクスイッチ装置、 (4)はタスクコントロールボックス、(5a)〜(5
c)はフレームメモリ、(7a) 〜(7c)はCRT
表示装置。 なお、図中、同一符号は同−又は相当部分を示す。
示すブロック図、第2図は本実施例の動作を示すフロー
チャート、第3図はこの発明の他の実施例を示すCRT
画面上のウィンドウを示す図、第4図はこの発明の他の
実施例を示すコマンド列の図、第5図は従来の画像表示
制御装置を示すブロック図、第6図は従来の画像表示制
御装置を用いて複数のアプリケーションソフトを表示さ
せる装置を示すブロック図である。 図において、 (1)はホストCPU。 (3)はグラフィックコントローラ、 (3a)はタスクスイッチ装置、 (4)はタスクコントロールボックス、(5a)〜(5
c)はフレームメモリ、(7a) 〜(7c)はCRT
表示装置。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 複数台の画像表示装置と、これら各画像表示装置に対
応するフレームメモリと、各画像表示装置に表示する画
像の属性情報を、各画像表示装置に対応したメモリ領域
に格納したメモリと、マイクロプロセッサから出力され
た領域選択情報に基づき上記メモリより該当メモリ領域
、フレームメモリ及び画像表示装置を選択すると共に、
属性情報に基づき表示画像情報を生成し、選択されたフ
レームメモリへ記憶させるグラフィックコントローラと
を備えたことを特徴とする画像表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106977A JPH01276196A (ja) | 1988-04-27 | 1988-04-27 | 画像表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106977A JPH01276196A (ja) | 1988-04-27 | 1988-04-27 | 画像表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01276196A true JPH01276196A (ja) | 1989-11-06 |
Family
ID=14447344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63106977A Pending JPH01276196A (ja) | 1988-04-27 | 1988-04-27 | 画像表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330147U (ja) * | 1989-06-28 | 1991-03-25 |
-
1988
- 1988-04-27 JP JP63106977A patent/JPH01276196A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330147U (ja) * | 1989-06-28 | 1991-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065343A (en) | Graphic display system for process control using a plurality of displays connected to a common processor and using an fifo buffer | |
| US5696540A (en) | Display controller | |
| EP0553549A1 (en) | Architecture for transferring pixel streams | |
| US5818434A (en) | Method and apparatus for controlling image display | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JP2530880B2 (ja) | グラフィックディスプレイ装置 | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JPH0682267B2 (ja) | 表示装置 | |
| EP1115104A1 (en) | Image processor and image display | |
| JPH0443594B2 (ja) | ||
| JPH03235993A (ja) | マルチウィンドウ表示方式 | |
| JPS61273675A (ja) | 3次元アドレス発生回路 | |
| JPH036510B2 (ja) | ||
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPH03196189A (ja) | 画像信号処理装置 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPS6224296A (ja) | 動画表示装置 | |
| JPH05158450A (ja) | 走査型ディスプレイの表示制御装置 | |
| JPH10268855A (ja) | 画面分割表示装置 | |
| JPH0224783A (ja) | 画像表示装置 | |
| JPH05265414A (ja) | 表示制御装置および方法 | |
| JPH02154296A (ja) | 映像情報スクロール方式 | |
| JPH01155429A (ja) | マルチウィンドウ表示方式 | |
| JPH06308927A (ja) | 表示装置 |