JPH01276355A - マルチバスへの主記憶データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （Ｍ業上の利用分ｌ’Ｆ） この発明は、主記憶装置を直接アクセスすることが可能
なシステムバスと、主記憶装置を間接アクセスすること
が可能なマルチバスとを備えた情報処理システムに係り
、特に主記憶装置のデータをマルチバスに接続されてい
る機器へ転送する場合に好適な主記憶データ転送方式に
関する。

（従来の技術） この種の情報処理システムにおいては、システムバスに
接続されている中央処理装置から主記憶装置に格納され
ているデータをマルチバスに接続されているプロセッサ
或は入出力装置などの機器へ転送するためのデータ転送
要求が発せられると、マルチバスが開放されているなら
ば、主記憶装置とマルチバスに接続されている８！器（
マルチバス上のＭＡＭｌと呼ぶ）との間のデータ転送が
例えば中央処理装置を介して間接的に行われる。

しかし、マルチバスは常に開放されているとは限らず、
もしマルチハス上の機器が既にマルチハス（の使用権）
を取得してデータ転送を行っている場合には、主記憶装
置とマルチバス上の機器との間のデータ転送は行えなく
なる。このような場合、中央処理装置はマルチバスが開
放されるまで待つか、或はデータ転送要求を一旦放棄し
て他のプログラム処理を行い、しかる後に再度データ転
送要求を発行するように構成されていた。

（発明か解決しようとする課題） 上記したように従来は、主記憶データをマルチバス」二
の機器へ転送する際にマルチバスが開放されていなげれ
ば、中央処理装置はマルチハスが開放されるまで待つか
、データ転送要求を一旦放棄して再度要求しなければな
らず、前者の方式では中央処理装置は他のプログラム処
理が行えず、後者の方式では再要求してもマルチバスが
取得できるとは限らず、いずれにしても中央処理装置の
利用効率か低下するという問題があった。

したかってこの発明は、マルチバス上の機器への主記憶
データ転送が中央処理装置の利用効率を低下させること
なく効率的に行えるようにすることを解決ずべき課題と
する。

［発明の構成］ （課題を解決するだめの手段） この発明は、先入れ先出し方式のスタックメモリをシス
テムバスとマルチバスとの間に設け、中央処理装置から
の要求によりマルチバス上の機器へ転送すべき主記憶デ
ータをシステムバスを介して上記スタックメモリに順次
格納しておき、マルチバスが開放状態にある場合に上記
スタックメモリの格納データをその格納順にマルチバス
に取出して目的機器へ転送するようにしたことを特徴と
する。

（作用） 上記の構成によれは、主記憶装置からスタックメモリへ
のデータ転送はマルチハスの状態に無関係に確実に行わ
れるので、このデータ転送後にマルチハスか開放状態に
ある期間を利用してスタックメモリの格納データをマル
チバスに収出ずことにより目的機器へ転送することが可
能となる。

したがって中央処理装置は、主記憶装置からスタックメ
モリへのテーク転送を要求した後は、マルチハスが開放
されていなげれば他のプログラム処理を行うことができ
、しかもマルチハスが開放状態、にある場合の（ＥＥＸ
の時期にスタックメモリの格納データを目的Ｗ＆器へ転
送することができるので、中央処理装置の利用効率が向
上する。

（実施例） 第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図である。同図において、１１は
各種プログラムおよびデータ等が格納される主記憶装置
、１２は主記憶装置１１に格納されているプログラムの
命令を順次取出して解読・実行する中央処理装置である
。１３は主記憶装置１１を直接アクセスすることか可能
なシステムバスであり、主記憶装置１１／＼のアドレス
転送に供されるアドレスバス１３ａ、および主記憶装置
１１と中央処理装置１２、更にはシステムハス１３に接
続されるー−ｑ　　　　−−− 各種入出力装置等（図示せず）との間のデータ（プログ
ラムデータを含む）転送に洪されるデータバス１３ｂを
有している。また、１４は主記憶装置１１を間接アクセ
スすることが可能なマルチバスであり、主として後述す
るバアツファ記憶装置２ｏをアクセスするためのアドレ
ス（マルチバス・アドレス）の転送に供されるアドレス
バス（マルチバス・アドレスバス）１４ａ、およびデー
タ転送に供されるデータバス（マルチバス・データバス
）１４ｂを有している。

１５はマルチバス１４上のプロセッサおよび入出力装置
などの機器（図示せず）へ転送するために主記憶装置１
１からシステムバス１３（のデータバス１３ｂ）に読出
したデータを一時保持するデータレジスタ、１６は先入
れ先出し方式のスタックメモリ（ＦＩＦＯスタックメモ
リ）である、ＦＩドＯスタックメモリ１６は、データレ
ジスタ１５に保持されたデータを中央処理装置１２から
のＦ　Ｉ　Ｆｏ′Ｖ１−ドタイミング信号１７に応じて
積重ねるように格納し、その格納データを中央処理装置
１２からのＦＩＴ？０リードタイミング信号１８に応じ
て格納順にマルチバス１４上に取出すように構成されて
いる。またＦＩＦＯスタックメモリ１６は、同メモリ１
６がＦＵＬＬ（満杯）になったことを中央処理装置１２
に通知するためのＦＩＦＯフル信号１９を出力する機能
を有する。２０はマルチバス１４上の機器とのデータ転
送時に相互間に存在する転送速度、事象発生時間などの
差を吸収するために中間に設けられたバアッファ記憶装
置、２１は中央処理装置１２によって指定されたバアッ
ファ記憶装置２０のアドレスを保持するマルチバス・ア
ドレスレジスタである。

次に第１図の構成の動作を説明する。まず中央処理装置
１２から主記憶装置１１に対し、主記憶装置１１のデー
タをマルチバス１４上のプロセッサおよび入出力装置な
との機器へ転送するためにデータ転送要求（メモリリー
ド要求）が発ぜられなものとする。このとき、転送すべ
きデータの主記憶装置１１内格納アドレス（データアド
レス）が中央処理装置１２からシステムバス１３のアド
レスバス１３ａ上に送出され、主記憶装置１１に導かれ
る。これにより、アドレスバス１３ａ上のアドレスで指
定される主記憶装置１１のデータがシステムバス１３の
データバス１３ｂ上に読出される。このデータバス１３
ｂ上のデータはデータレジスタ１５に転送され、例えば
中央処理装置１２からのラッチタイミング信号により同
レジスタ１５に保持される。このとき中央処理装置１２
は、ＦＩＦＯスタックメモリ１６からアクティブなＦＩ
ＦＯフル信号１９が出力されていなければ、ＦＩＦＯス
タックメモリ１６にＦＩＦＯロードタイミング信号１７
を出力し、データレジスタ１５に保持されたデータ（主
記憶データ）をＦＩＦＯスタックメモリ１６にスタック
する。

中央処理装置１２は、以上の動作をデータアドレスを切
替えながら必要なデータ転送サイズ分だけ繰返すと、マ
ルチバス１４が開放されていないならば、次のプログラ
ム処理に入る。もし、ＦＩＦＯスタックメモリ１６のサ
イズが必要な転送サイズより小さく、したがって主記憶
装置１１からの一連のデータリード中にＦＩＦＯスタッ
クメモリ１６がＦＵＬＬ状慇となって同メモリ１６から
アクティブなＦＩＦＯフル信号１９が出力された場合に
は、中央処理装置１２は上記した主記憶装置１１へのデ
ータアドレス送出等の動作を停止して待ち状態に入る。

以上はマルチバス１４か開放されていない期間にデータ
転送要求が発せられた場合であり、マルチバス１４が開
放され且つ実行中のプログラム処理または同処理内の任
意命令が終了すると（或は上記の待ぢ状態にあるときに
マルチバス１４が開放されると）、中央処理装置１２は
バアッファ記憶装置２０のアドレスを指定するためのマ
ルチバス・アドレスをマルチバス・アドレスレジスタ２
１にセラ１〜すると共に、ＦＩＦＯスタックメモリ１６
にＦＩＦＯリードタイミング信号１８を出力する。この
ＦＩＦＯリードタイミング信号１８に同期して、ＦＩＦ
Ｏスタックメモリ１６からその時点で最も古い有効な格
納データが取出され、マルチバス１４のマルチバス・デ
ータバス１４ｂ上に送出される。またマルチバス・アド
レスレジスタ２１にセットされたマルチバス・アドレス
がマルチバス１４のマルチバス・アドレスバス１４ａ上
に送出される。しかして、マルチバス・データバス１４
ｂ上のデータは、マルチバス・アドレスバス１４ａ上の
マルチバス・アドレスの指定するバアッファ記憶装置２
０の領域に書込まれる。

したがって、中央処理装置１２が上記したマルチバス・
アドレス設定動作およびＦＩＦＯリードタイミング信号
１８の出力動作を、マルチバス・アドレスを順次切替え
ながら繰返すことで、ＦＩＦＯスタックメモリ１６にス
タックされていたデータを、全てバアッファ記憶装置２
０に転送することができる。中央処理装置１２はこの転
送を終了すると、もし必要な転送サイズに達していれば
次のプログラム処理に進み、必要な転送サイズに達して
いなければ、停止していた主記憶装置１１へのデータア
ドレス送出等の動作を再開する。明らかなように、ＦＩ
ＦＯスタックメモリ１６のサイズを中央処理装置１２か
必要とする転送サイズより大きくとるならば、ＦＩＦＯ
スタックメモリ１６かＦＵＬＬ状態となることによる待
ちの発生か防止でき、中央処理装置１２はマルチバス１
４が開放されていなくても次のプログラム処理を行うこ
とができる。

バアッファ記憶装置２０に書込まれたデータ（土泥・臆
データ）は、中央処理装置１２によって指定されたマル
チハス１４上の機器へ、例えば図示せぬＤＭＡ　（タイ
レフＩ・メモリアクセス）コン１−ローラの制御によっ
てマルチバス１４の開放期間を利用して転送される。な
お、Ｆ　Ｔ　Ｉ’　Ｏスタックメモリ１６カ）らハアン
ノアを己・填装置２０へのチータフ伝送も、］）　Ｍ　
Ａコン１〜ローラの制御によって中央処理装置１２から
独立に行うことも可能である。この方式では、中央処理
装置′１２はＤＭＡコンＩ−ローラを起動した後は他の
処理を行うことができるので、処理効率か」−る。

「発明の効果コ 以」二Ｗ羊述したようにこの発［男によれば、マルチバ
スか開放されていなく−Ｃも、同マルチバス上の機器へ
転送すべき主記憶データの読出しか行え、しかもこの読
出しデータはスタックメモリに格納されるので、このス
タックメモリの格納データをマルチバスか開放状態にあ
る期間を利用してマル＝　１１− チバスに収出ずことにより目的機器へ転送することか可
能となる。しなかつて中央処理装置は、主記憶データの
読出しの後はマルチバスが開放されていなくても他のプ
ログラム処理を行うことがてき、開放されたならばか直
ちに（或い任意の時期に）スタックメモリの格納データ
をマルチバス」二へ収出ずことかてきるので、オーバヘ
ッドが著しく減少する。

【図面の簡単な説明】

第１図はこの発明を適用する情報処理システムの一実施
例を示すブロック構成図である。 １１・・・主記憶装置、１２・・中央処理装置、１３・
・システムバス、１４・・・マルチバス、１５・・デー
タレジスタ、１６・・・ＦＩＦ○スタックメモリ、２０
・・・バアッファ記憶装置。

Claims (1)

【特許請求の範囲】
1. 主記憶装置を直接アクセスすることが可能なシステムバ
   スと、上記主記憶装置を間接アクセスすることが可能な
   マルチバスとを備えた情報処理システムにおいて、上記
   システムバスに接続されている中央処理装置から上記主
   記憶装置に格納されているデータを上記マルチバスに接
   続されている機器へ転送することを要求するデータ転送
   要求が発せられた場合に上記主記憶装置から上記システ
   ムバスに読出されるデータを一時保持するデータレジス
   タと、このデータレジスタに保持されたデータを一時格
   納する先入れ先出し方式のスタックメモリと、このスタ
   ックメモリに格納されたデータを上記マルチバスの開放
   期間にその格納順に上記マルチバスに取出す制御を行う
   取出し制御手段とを具備し、上記取出し制御手段によっ
   て上記マルチバスに取出されたデータを上記機器に転送
   するようにしたことを特徴とするマルチバスへの主記憶
   データ転送方式。