JPH01276645A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置、特に多結晶シリコンと金属あるい
は金属シリサイドの２層構造からなるゲート金属を有す
ることを特徴とする半導体装置の構造に関する。

〔従来の技術〕

従来の半導体装置の構造および製造工程を図を用いて説
明する。

第３図に従来構造を示す０図に於いてｌは半導体基板、
２はゲート絶縁膜、３は素子分離絶縁膜、４は第一の配
線層を形成する多結晶シリコン、５は同じく第一の配線
層を形成する金属又は金属シリサイド膜、６は第一の配
線と基板との接続部の下の拡散層、７はＬＤＤ構造のサ
イドウオール、８はソース又はドレインの拡散層である
。

第４図は従来構造の平面図を示す０図中では９は前記ゲ
ート電極と基板との接触のための開口部であり、１０は
アクティブ領域、１１は第一の配線層である。従来構造
に於いて前記第一の配線層からなるゲート電極と基板と
が直接接触しているためこの両者の接続に於いて、通常
の方法で第一の配線層の上部の第二の配線層でつなぐも
のに比べ自由度が増しさらにこの部分の面積が小さ（で
きるため微細化、高集積化に適している。

さらに第５図（ａ）〜（ｅ）は従来構造の製造方法を示
した図である。第５図（ａ）は従来の方法で素子分離膜
３とゲート絶縁膜２を形成したところであり、第５図（
ｂ）はレジストパターン１２を形成し必要部分９のゲー
ト絶縁膜を除去し、さらに第５図（Ｃ）ではゲート電極
ともなる第一の配線層の多結晶シリコン４を形成したと
ころである。このとき開口部９内はレジストハクリの薬
液処理等で基板表面が酸化されており、これを除去しな
いと多結晶シリコンと基板と接触がとれない、また第５
図（ｄ）は多結晶シリコンに不純物を導入した後、金属
または金属シリサイド膜を形成したところであり、第５
図（ｅ）は第一の配線層を必要部分をのこしてエツチン
グしたところである。以下従来の方法にてサイドウオー
ルを形成しソースドレインの拡散層を形成したのが第３
図である０以上が従来構造の形成方法である。

〔発明が解決しようとする課題〕

以上の如き従来構造の半導体装置の問題点は次のような
点が挙げられる。

前記従来技術の説明の中にあったように、第５図（ｃ）
のように多結晶シリコンを形成する前には開口部９内の
Ｓｉ表面にできた薬品処理又は水洗等で形成された薄膜
の酸化膜を除去するために湿式又は乾式のエツチングを
行わなければならない。このエツチング処理によりＧａ
Ｔｅ膜２の部分もエツチングされ絶縁耐圧の劣化による
初期不良の増大だけでなく、経時的絶縁破壊いわゆるＴ
ＤＤＢが発生し信頼性不良が発生し問題となった。

本発明は以上の如き問題点を解決する半導体装置の構造
を提供することを目的とする。

〔課題を解決するための手段］ 本発明は半導体基板上に形成された第一の絶縁膜と該絶
縁膜上に形成された多結晶シリコンと該多結晶シリコン
上に形成された金属又は金属シリサイド膜の多層構造か
らなる配線層を有し該配線層がゲート電極となることを
特徴とする半導体装置に於いて、該配線層と前記基板表
面の接続部分に於いて、前記接続部分の開口部内で前記
配線層が前記金属又は金属シリサイド膜のみで形成され
かつ直接これが基板表面と接続されてなることを特徴と
する半導体装置である。

〔実　施　例〕

本発明の実施例をＮチャンネル領域に適用した例につい
て説明する。

第１図は本発明の半導体装置の説明図である。

面図に於いて第３図〜第５図の符号と同符号は同−又は
相当部分を示す。

第１図に於いて、１はＰ基板又はＮ基板上に形成された
Ｐ−領域であり、２はゲート酸化膜、３は素子分離用の
酸化膜、４はリンを含んだ多結晶シリコン膜、５はＭＯ
ｌＷ、Ｔｉ等の金属又は、これのシリサイド膜、６は基
板と前記多結晶シリコン４と前記金属又は金属シリサイ
ド膜の２層からなる第一配線層と基板との開口部でのＮ
Ｉ型の拡散層、７はＬＤＤ構造のサイドウオール、８は
ソースおよびドレインのＮ３型拡散層である。

本発明の半導体装置は第１図に示すが如く、第一の配線
層と基板１との接続部の開口部内でこの配線層が金属又
は金属シリサイド膜５のみで形成されており、かつこれ
が直接基板ｌ上に形成された拡散層６と直接接触してお
り、従来構造と異なるものである。

問題点の解決については第２図（ａ）〜第２図（ｆ）に
示した製造方法の一例を用いて説明する。

（１）先ず、第２図（ａ）に示すが如〈従来技術を用い
て、Ｐ型基板又はＮ型基板上に形成されたＰ−領域１上
に素子分離酸化膜３およびゲート酸化膜２を形成する。

この状態゛は第４図（ａ）と全く同一である。

（２）次に第２図（ｂ）に示す様に多結晶シリコン４を
形成する。このとき従来技術と違いゲート膜をエツチン
グする様な前処理は必要なくゲート耐圧の劣化やＴＤＤ
Ｂ特性の劣化は全く生じない。しかし、いかに基板とゲ
ート金属とを接続するかが問題であるが以下の工程によ
り本発明の構造を実現することにより解決できた。

（３）次に、第２図（ｃ）の様に基板１とゲート金属と
の接続部分を開口するためにレジストパターン１２を形
成し、これをマスクとして前記多結晶シリコン４とゲー
ト酸化膜２を連続的にエツチングする。このときエツチ
ング方法としては、多結晶シリコンについては、フッ化
炭素系ガスを用いたプラズマエツチングやＲＩＥ又はＣ
Ｃｌ２４等によるＲＩＥ等従来と同様の方法で、酸化膜
についてはＨＦによる湿式エツチングやフッ化炭素系ガ
スを用いた乾式エツチング等これも同じ〈従来方法で良
い。

（４）次に第２図（ｄ）の様に、多結晶シリコン４に熱
拡散又はＡｓ、Ｐ等のイオン打ち込みによりＮ０型不純
物を導入する。このとき開口部９の基板表面上にＮ型不
純物層６が形成される。

（５）次に第２図（ｅ）の様に、Ｍｏ、Ｔｉ、Ｗ等の金
属又は金属シリサイド層５を形成し、これにより開口部
９内は金属又は金属シリサイド層５のみによって配線が
構成される。またこれは直接基板１上に形成された拡散
層６と接触することができた。

（６）次に第２図（ｆ）の様に所定部分にゲート電極又
は配線を形成する。

以下従来方法によって第１図の様に本発明の構造が実現
でき、ゲート耐圧の劣化やＴＤＤＢ等の信頼性不良をな
くすことができた。

尚本発明の実施例に於いてはＰ型基板又はＮ基板上のＰ
−領域に形成されたＮチャンネル領域の例について述べ
たが、Ｎ型基板又はＰ基板上のＮ−型領域に形成された
Ｐチャンネル領域にも適用できることはいうまでもない
。

［発明の効果］ 本発明の構造を用いることにより、ゲート配線層と基板
との接続部を有する半導体装置に於いて、ゲート耐圧の
劣化による初期不良がなくなり、歩留りが向上し、かつ
経時的絶縁破壊も少なくなり、信頼性が向上した。

【図面の簡単な説明】

第１図は本発明の実施例による半導体装置の主要断面図
、第２図（ａ）〜（ｆ）は本発明の実施例による半導体
装置の主要製造工程断面図、第３図および第４図は従来
の半導体装置の構造およびその接続部の主要断面図及び
主要平面図、第５図（ａ）〜（ｅ）は従来の半導体装置
の主要製造工程断面図である。 ｌ・・・基板 ２・・・素子分離絶縁膜 ３・・・ゲート絶縁膜 ４・・・多結晶シリコン ５・・・金属又は金属シリサイド膜 ６・・・拡散層 ７・・・サイドウオール ８・・・ソース又はドレインとなる拡散層９・・・開口
部 ｌＯ・・・アクティブ領域 １１・・・第一の配線層 １２・・・レジストパターン 第　１　図 第　２　巳

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に形成された第一の絶縁膜と該絶縁膜上
   に形成された多結晶シリコンと該多結晶シリコン上に形
   成された金属又は金属シリサイド膜の多層構造からなる
   配線層を有し該配線層がゲート電極となることを特徴と
   する半導体装置に於いて、該配線層と前記基板表面の接
   続部分に於いて前記接続部分の開口部内で前記配線層が
   前記金属又は金属シリサイド膜のみで形成されかつ直接
   これが基板表面と接続されてなることを特徴とする半導
   体装置。