JPH01276804A - ディジタル演算装置 - Google Patents

ディジタル演算装置

Info

Publication number
JPH01276804A
JPH01276804A JP10702688A JP10702688A JPH01276804A JP H01276804 A JPH01276804 A JP H01276804A JP 10702688 A JP10702688 A JP 10702688A JP 10702688 A JP10702688 A JP 10702688A JP H01276804 A JPH01276804 A JP H01276804A
Authority
JP
Japan
Prior art keywords
signal
frequency
circuit
arithmetic
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10702688A
Other languages
English (en)
Inventor
Isao Otsuka
大塚 伊佐男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10702688A priority Critical patent/JPH01276804A/ja
Publication of JPH01276804A publication Critical patent/JPH01276804A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル演算装置に関し、特にVTRのビデ
オ信号処理における輝度信号のFM復調装置及び色信号
のクロマ復調装置等に適用されるディジタル演算装置に
関する。
〔従来の技術〕
従来のこの種のディジタル演算装置の一例を第7図に示
す。
低域フィルタ4は、A−D変換器2においてアナ胃グ信
号の入力信号INlをサンプリングするときに、折り返
し歪みが生じないように、あらかじめ、入力信号I N
 s  中のナイキスト周波数以上の成分を除去するた
めのもので、一般にA−D変換を行なう場合には必要と
される。
A−D変換器2は、低域フィルタ4を介して入力された
入力信号をINsを周波数1.、 /のサンプリング信
号■s1′ でサンプリングした後ディジタル信号に変
換して出力する。
90’位相シフト回路1ムは、A−D変換器2の出力信
号の位相を90’シフトし演算回路3へ伝達する。
演算回路3は、A−D変換器2の出力信号及び90’位
相シフト回路1人の出力信号を入力し、所定の演算処理
を行い出力する。
次に、このディジタル演算装置の具体的な適用例につい
て説明する。
第8図はこのディジタル演算装置を映像磁気記録再生装
置(VTR)の再生FM信号のディジタル復調装置に適
用したときのブロック図である。
A−D変換器2及び90°位相シフト回路IAの出力信
号を入力して所定の演算処理を行う演算回路3は、位相
検出器31及び差分器32冴を備えている。
位相検出器31は、絶対値回路311ム、311Bと−
・除算器312と、tan−” 発生回路313と、符
号検出回路314ム@314.と、補数計算回路315
とにより構成され、A−D変換器2の出力°  信号は
絶対値回路311^と符号検出回路314Aとに入力さ
れ、90° 位相シフト回路1人の出力信号は絶対値回
路311Bと符号検出回路314Bとに入力される。
絶対値回路311^、311Bの出力信号は除算器31
2に入力されて割算された後tan−”発生回路313
に入力されて位相角の情報をもつ信号となり、補数計算
回w5315で補数処理されて差分器32へ入力される
。
差分器32は、遅延回1112i321及び減算器32
2で構成され、位相検出回路31の出力信号を入力しこ
の出力信号の位相角情報に対応したディジタルFM復調
信号0UTl を出力する。
ここで、A−D変換器2のサンプリング周波数fs、 
 は、サンプリングによる折り返し歪みを防ぐために、
このA−D変換器20入力信号の帯域の上限周波数f!
′の2倍、2・f1′より高く選ぶ必要がある。
また、第9図はVTRのディジタルマクロ復調装置に適
用したときのブロック図である。
入力クロマ信号IN2は、低域フィルタ4人を経由した
後、A−D変換器2でサンプリング周波数f、2′のサ
ンプリング信号vs2′によりサンプリングされディジ
タル信号に変換される。このA −り変換器2の出力信
号は、1つは@接演算回路3人に入力され、もう1つは
90°位相シフト回路1゜を介して演算回路3AIこ入
力される。
演算回路3Aは、カラーサブキャリア信号と対応するS
IN信号及びCO8信号を発生するSIN/CO8発生
回路33と、乗算′a341x、342*及び加算器3
43で構成され土用1の周波数変換器34Aと、乗算器
341B、342n及び減′W、器344で構成された
@20周波数変換器34r3 とを備え、A−D変換器
2乃び90°位相シフト回路IBの出力信号を入力し、
所定の演算処理を行いクロマベースバンドのvJl及び
第2のディジタルクロマ@!調信号OUTム、0UTe
’を出力する。
ここで、A−D変換器2のサンプリング周波数r s、
/は、サンプリングによる折り返し歪みを防ぐために、
このA−D変換器20入力信号の帯域の上限周波数f1
2’の2倍、2・ff2  より高く選んである。
〔発明が解決しようとする課題〕
上述した従来のディジタル演算装置は、折り返し煩みを
防ぐためにA−D変換器2の前に低域フィルタ4.4人
が必要であり、また、A  DR俣器2の畿に90’位
相シフト回路IA、IBを設は之桶成となっているので
、低域フィルタ4.4人1こより入力信号の高域成分が
減衰するという欠点があり、この減衰を低減しようとす
ると急峻な高次のフィルタが心安となりコスト高になる
さいう欠点がある。
また、A−D変換ゼ滲2のサンプリング周波数を入力信
号の帯域の上限周波数の2倍より筒くする必要があり、
特に映像信号においては信号の帯域が高域に及ぶためサ
ンプリング信号等)こ対する要求が厳しくなると共に消
費電力が増大する石いう欠点がある。
本発明の目的は、高域成分の減衰の原因となりコスト高
の低域フィルタを除去することができ、かつサンプリン
グ信号発生部を含むノ1−ドウエアに対する聾求を軽減
すると共に消費電力を低減することかできるディジタル
演算装置を提供することにある。
〔課題を解決するための手段〕
本発明のディジタル演算装置は、アナログ信号の入力信
号を90°位相シフトする7 90°位相シフト回路と
、この90’位相シフト回路の出力信号及び前記入力信
号を所定の周波数でそれぞれサンプリングしてディジタ
ル信号に変換する第1及び第2のA−D変換器と、これ
ら第1及び第2のA −D変換器の出力信号を入力し所
定の演算処理をする演算回路とを有し、前記第1及び第
2のA−D変換器のサンプリング周波数を、前記演算回
路の出力信号の帯域の上限周波数の2倍より高くかつ前
記演算回路が所定の演算処理を達成することができる周
波数として構成される。
〔実施例〕
次tこ、本発明の実施例について図面を参照して説明す
る。
第1図は本発明の一実施例を示すブロック図である。
この実施例は、アナログ信号の入力信号INsを90°
位相シフトする90°位相シフト回路1と、この90°
位相シフト回路1の出力信号及び入力信号工Nl をサ
ンプリング周波数f、1のサンプリング信号vs1でそ
れぞれサンプリングしてディジタル信号に変換する第1
及び第2のA−D変換器2ムe 2 Bと、これらA−
D変換器2ム、2iの出力信号を入力して所定の演算処
理をする演算回路3とを備え、サンプリング周波数fS
1を、演算回路3め出力信号OUT 1の帯域の上限周
波数の2倍より高く、かつこの演算回路3が所定の演算
処理を達成することができる周波数とした構成となって
いる。
次に、この実施例の具体的な適用例について説明する。
第2図はこの実施例をVTRの再生FM信号のディジタ
ル復調装置に適用したときのブロック図である。
この適用例の演算回路3は従来と同等であり、この演算
回路3に入力される2つの信号は、1つはアナログFM
信号の入力信号工N1 をサンプリング周波数fs、の
サンプリング信号Vs1でサンプリングしてディジタル
信号に変換したものであり、もう1つは入力信号INl
 を90°位相シフト回路1ζこより90°位相シフト
した後に、同様にサンプリング周波数fs、のサンプリ
ング信号V、1でサンプリングしてディジタル信号に変
換したものである。
次に、トの適用例の動作について説明する。
第3図及び第4図はこの適用例の動作を説明するための
各部信号の周波数帯域特性図及び波形図である。
従来のように、サンプリングにより折り返し歪みを生じ
ないためには、第3図(a)に示すように、入力信号I
NI  (アナログFM信号)の帯域の上限周波数の2
倍より高いサンプリング周波数f51′を必要とする。
即ち、 fsi’>(入力信号の帯域の上限周波数)×2 ・・
・ (11これに対しこの適用例においては、サンプリ
ング周波数f、1を、演算回路3の出力信号OU T 
1の帯域の上限周波数の2倍より高く、かつこの演算回
N3が所定の演算処理を達成することができる周波数と
なっており、当然f31′  より低く、従って第3図
(四に示すように、サンプリングによる折り返し歪み(
第3図(瞳の斜線の部分)を生じる。
しかし、演算回路30位相検出器31は、入力される1
つのサンプリングデータに対応して1つの信号を出力し
、異なるタイミングでサンプリングされたデータ間の演
算処理は行なわないため、折り返し歪みの影響を受けな
い。
ま念、第4図(a) 、 (b)に示すように、°入力
信号INs  に対するサンプリングポイン)Psを、
隣りあったサンプリングポイントP、に対応する位相差
が2πを越えないように設定すれば、差分器32は正常
に動作し、との演算回路3はFM復調のための所定の演
算処理を達成することができる。
即ち、サンプリング周波数fs、は、入力信号INI(
アナログFM信号)の1サイクルの期間の逆数の最大(
fl)より高いことが必要であり、このとき演算回路3
は正常に動作し、かつA−D変換器2人、2Bにおける
サンプリングによる折り返し歪みの影響はなくなるので
、A−D変換器2A、2Hの前に低域フィルタを挿入す
る必要がない。
また、演算回路3の出力信号OUT!で折り返し歪みを
生じないためζこは、サンプリング周波数fs、は演算
回路3の出力信号0UTIの帯域の上限周波数1102
倍より高い必要がある。即ち、サンプリング周波数f、
1は次のとおりとなる。
fsl > MAX (f 1 、2 f 2 )  
 ・・・(2)このとき、演算回路3の出力信号0UT
Iの周波数帯域特性は第3図(C)のようになる。
これをV HS ’7オーマツ)VTRの実際の数値例
で説明する。
従来のサンプリング周波数fSl′ は、入力信号IN
l の帯域の上限周波数、即ち、FMセンタキャリア周
波数3.9MH2に輝度信号周波数の最大3 MH2を
加算した6、9MH2の2倍の13.8MH,より高い
周波数となる(但し、FM信号の帯域は第15ill波
帯筐で考慮する。)これに対して本発明のこの適用例の
サンプリング周波数f、1は、入力信号IN1 の1サ
イクルの期間の逆数の最大(ft)が(シンクチップレ
ベルFM周波数3.4 MHz ) 十(陣度信号服大
レベル(2002V3)IX(ディビエーシlンIMH
2)/100=5.4MHzであり、一方、演算回路3
の出力信号0UTI  の帯域の上限量仮数f202倍
が(輝度信号周波数の最大3MH2)xz−6MH2で
あるので、6MIIzより憂い周波数であjLはよい。
PIJち、従来のサンプリング周波数f、1′のV2よ
り低い周波数でサンプリングすることができる。
第5図は、第1図に示きnfc笑施ヅタをV T Rの
ディジタルクロマ復調装置に過剛したときのブロック図
である。
との通用例の演算回路3人は従来のディジタルクロマ復
調装置aの演算回路と同等であり、この演算回路3人に
入力される2つの信号は、lりは入力クロマ信号I N
 2  をサンプリング鵬波数fs2のサンプリングに
号V52でサンプリングしてディジタル信号にf換した
ものであり、もう1つは入力りμマ信号I N 2を9
0’位相シフト回路1(・こより90°位相シフトした
後、同様にサンプリング信号vs2 でサンプリングし
てディジタル信号に変換したものである。
次Iこ、この通用例の動作lこついて説明する。
第6図はこの適用例の動作を説明するための各部信号の
周波数帯域特性図である。
従来のように、サンプリングIこより折り返し歪みを生
じないためには、第6図(a)lこ示すように、入力ク
ロマ信号IN= の帯域の上限周波数の2倍より高いサ
ンプリング周波数fs2′を必要とする。
即ち、 fs2’> (入力クロマ信号の帯域の上限周波数)x
z・ ・・(3) これに対しこの適用例においては、サンプリング周波数
fs2を、演算回路3人の出カイぎ号OUT人。
0UTB (ディジタルクロマ復調信号)の帯域の上限
周波数の2倍より高く、かつこの演算回路3人が所定の
演算処理機能を達成することができる周波数となってお
り、轟然fS2′  より低く、従って第6図(b)に
示すように、サンプリングによる折り返し煩みを生じる
。
ここで、入力クロマ信号I N t  の繍j波数をf
in” fsc +fsig * fsc :  カラ
ーサブキャリア尚波数、fsig :  クロマベース
バンド信号周波数とする。
折り返し歪みがない場合、演算回路3人の2つの入力を
それぞれcos(2πf3,1nT) 、 sin〔2
πfin nT)  とすれば、演算回路3^の出力色
11n(2πfscnT) =cos(2π(fjn−fsc)nTJ=cos(2
πfsHgnT)   +*+ f4)OUTB==s
in〔2MfnnT)・cos(2πf5(nT、)−
cos(2πf4nnTJ・5in(2πf5(nT)
=sin(2π(fin  fsc) nT)=sin
(2ff fsig nTJ   = f5)また、折
り返し歪みがある場合(f in > fsz /2 
。
f5(> f52 /2 )  もrWJ様に次のよう
lこ1孫できる。
OUTA=cos(2r(ft−fin)or)aco
s (2f(f5z−fBに)nT)+(−sin(2
π(fsz −f in) nT) )@(−8in(
2π(fs2fsc) nT) )=cos(−2π(
fin −fsc) nT)=cos(2πf51gn
T)   ・・・ +610UTu=(−sin(2π
(rs2− fin) nT) )・cos(2π(f
sz −fsc) nT]−c o s (2π(C5
2−fin) nT]−(−s in(2π(fsz−
fsc )nT] )=3in(2π(fin−fsc
) nT)=sin(2πf4.Ig nT)    
−−・ (力よって(4)式と(6)式、C5)式と(
方式のfin果は一致し、折り返し歪みのM熱にかかわ
らず演算回13Aの出力信号OUTム、0UTBはそれ
ぞれcos(2fff3ignT)、5in(2πf3
1gnT)で示される第6図(C) 、 (d)に示す
ような2つのクロマベースバンド信号となる。
このように、サンプリング周波数f、2は、入力クロマ
信号I N 2  の帯域の上限周波数の2倍以上にす
る必要はない。
しかし、演算回路3Aにおいて上記演算処理が達成でき
ることが必要であり、また、演算回路3ムの出力信号O
UT^、0UTaに折り返し歪みが生じないように、こ
れら出力信号OU T A 、 OUT aの帯域の上
限周波数の2倍以上とする必要がある。。
このとき、A−D変換器2ム+2Bにおけるサンプリン
グによる折り返し歪もなくなるので、A−D変換器の前
に低域フィルタを挿入する必要がない。
このサンプリング周波数lこついて、NTSC信号のク
ロマ復調処理の場合の数値例で説明する。
従来の場合のサンプリング周波数f、2は、NTSCカ
ラーサブキャリア間波数3.58MH。
これに対し本発明のこの適用例のサンプリング周波数は
、NTSCカラーベースバンド帯域1.5MHzの2倍
のa、oMHz より高い周波数でよく、この周波数で
演算回路3人の演算処理も達成できる。即ち、従来のサ
ンプリング周波数fBz’の172より低い周波数でサ
ンプリングすることができる。
〔発明の効果〕
以上説明したように本発明は、90°位相シフト回路を
A−D変換器の前に設け、このA−D変換器及び位相シ
フトしない信号のA−D変換器のサンプリング周波数を
演算回路の出力信号の周波数の2倍より高く、かつこの
演算回路が所定の演算処理を達成できる周波数とするこ
とにより、A−D変換器の前に低域フィルタを挿入する
必要がないので高域成分での減衰がなくなりかつコスト
を低減することができ、また、サンプリング周波数を従
来の1/2より低い周波数にすることができるのでサン
プリング信号発生部を含むノ1−ドウエアに対する要求
を軽減すると共lこ消費電力を低減することができる効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図に示された実施例をVTRの再生FM信号のディ
ジタル復調装置に適用したさきのブロック図、第3図及
び第4図はそれぞれ第2図に示された適用例の動作を説
明するための各部信号の周波数帯域特性図及び波形図、
第5図はm1図に示された実施例をVTRのディジタル
クロマ復調装置に適用したときのプiツク図、第6図は
第5図に示された適用例の動作を説明するための各部信
号の周波数帯域特性図、第7図は従来のディジタル演算
装置の一例を示すブロック図、第8図及び第9図はそれ
ぞれ第7図に示されたディジタル演算装置をVTRの再
生FM信号のディジタル復調装置及びディジタルクロマ
彼調装置に適用したときのブロック図である。 1−14+IB・・・・・・90°位相シフト回路、2
e2A*2B・・・・・・入−D変換器、3.3A・・
・・・・演算回路、4.4A・・・・・・低域フィルタ
、31・・・・・・位相検出器、32・・・・・・差分
器、33・・・・・・SIN/CO8発生回路、34A
、34B・・・・・・周波数変換器、311ム。 311B・・・・・・絶対値回路、3]2・・・・・・
除W器、313・・・・・・tan  発生回路、31
4人、314e・・・・・・符号検出回路、315・・
・・・・補数計算回路、321・・・・・・遅延回路、
322・・・・・・減算器、341人、 341 n 
*342A、342B・・・・・・乗算器、343・・
・・・・加算器、344・・・・・・減算器。 代理人 弁理士   内 原   音 ■j 月 1 図 憂 7 図 月 32 万 4 図 亙      凋叉数〕 第 6 図

Claims (2)

    【特許請求の範囲】
  1. (1)アナログ信号の入力信号を90°位相シフトする
    90°位相シフト回路と、この90°位相シフト回路の
    出力信号及び前記入力信号を所定の周波数でそれぞれサ
    ンプリングしてディジタル信号に変換する第1及び第2
    のA−D変換器と、これら第1及び第2のA−D変換器
    の出力信号を入力し所定の演算処理をする演算回路とを
    有することを特徴とするディジタル演算装置。
  2. (2)第1及び第2のA−D変換器のサンプリング周波
    数を、演算回路の出力信号の帯域の上限周波数の2倍よ
    り高くかつ前記演算回路が所定の演算処理を達成するこ
    とができる周波数とした請求項(1)記載のディジタル
    演算装置。
JP10702688A 1988-04-27 1988-04-27 ディジタル演算装置 Pending JPH01276804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10702688A JPH01276804A (ja) 1988-04-27 1988-04-27 ディジタル演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10702688A JPH01276804A (ja) 1988-04-27 1988-04-27 ディジタル演算装置

Publications (1)

Publication Number Publication Date
JPH01276804A true JPH01276804A (ja) 1989-11-07

Family

ID=14448637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10702688A Pending JPH01276804A (ja) 1988-04-27 1988-04-27 ディジタル演算装置

Country Status (1)

Country Link
JP (1) JPH01276804A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0241006A (ja) * 1988-07-30 1990-02-09 Mitsubishi Precision Co Ltd デモジュレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0241006A (ja) * 1988-07-30 1990-02-09 Mitsubishi Precision Co Ltd デモジュレータ

Similar Documents

Publication Publication Date Title
US6822694B2 (en) Signal processing apparatus
US4634989A (en) Digital FM detector for a digital signal
JPH04152779A (ja) ノンリニアディジタル信号処理回路
JPH0515087B2 (ja)
JPH0319094Y2 (ja)
JPS6010925A (ja) デイジタル信号処理装置
JP3122261B2 (ja) Fm復調装置
JP2650162B2 (ja) 映像信号処理装置
JPH03127589A (ja) ビデオクロマ信号処理回路
JP3236440B2 (ja) フィルタ回路装置
JP2693841B2 (ja) デイジタル信号処理回路および磁気記録再生装置
JPH0339433B2 (ja)
JPS6267992A (ja) 記録再生装置
JPS6378690A (ja) 映像信号処理装置
JPH03278612A (ja) ディジタル信号処理回路
JPS6184197A (ja) ビデオ信号デイジタル処理方法
JPH03140079A (ja) カラービデオプリンターのrgb復調回路
JPS63244990A (ja) カラ−映像信号処理装置
JPH0514927A (ja) フイールド変換回路
JPH034158B2 (ja)
JPH0732490B2 (ja) 磁気映像記録再生方式
JPH08317418A (ja) 動き検出回路
JPH01265723A (ja) D/a変換回路
JPH0423593A (ja) 磁気記録再生装置および信号処理回路
JPS62196987A (ja) 映像信号処理回路