JPH01276848A - ローカルエリア・ネットワーク・システムのリセット制御方式 - Google Patents
ローカルエリア・ネットワーク・システムのリセット制御方式Info
- Publication number
- JPH01276848A JPH01276848A JP63103975A JP10397588A JPH01276848A JP H01276848 A JPH01276848 A JP H01276848A JP 63103975 A JP63103975 A JP 63103975A JP 10397588 A JP10397588 A JP 10397588A JP H01276848 A JPH01276848 A JP H01276848A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- station
- resetting
- slave station
- transceiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、指定した局及び障害局をリセットするローカ
ルエリア・ネットワーク・システムのリセット制御方式
に関するものである。
ルエリア・ネットワーク・システムのリセット制御方式
に関するものである。
端末装置が、例えば、数100m以内程度の比較的近距
離に分散配置されて伝送路により相互に接続されたロー
カルエリア・ネットワーク・システムが構築されている
。このようなシステムに於いて、プログラム暴走等の障
害発生時に、リセットを行って再スタートさせることが
必要であり、節単に且つ経済的にリセットの制御を可能
とすることが要望されている。
離に分散配置されて伝送路により相互に接続されたロー
カルエリア・ネットワーク・システムが構築されている
。このようなシステムに於いて、プログラム暴走等の障
害発生時に、リセットを行って再スタートさせることが
必要であり、節単に且つ経済的にリセットの制御を可能
とすることが要望されている。
第4図は従来例のローカルエリア・ネットワーク・シス
テムのブロック図であり、41はトランシーバ、42は
端末装置、43−1〜43−nは局、44は伝送路、4
5はドライバ、46はレシーバ、47はプロセッサ(C
PU) 、48はバス、49はプログラム等を格納した
リードオンリメモリ (ROM) 、50はランダムア
クセスメモリ(RAM) 、51は端末インタフェース
部(IF)、52はパケットm立分解アダプタ、53は
キャリア検出回路、54はリセット線、Rは伝送路の終
端抵抗である。
テムのブロック図であり、41はトランシーバ、42は
端末装置、43−1〜43−nは局、44は伝送路、4
5はドライバ、46はレシーバ、47はプロセッサ(C
PU) 、48はバス、49はプログラム等を格納した
リードオンリメモリ (ROM) 、50はランダムア
クセスメモリ(RAM) 、51は端末インタフェース
部(IF)、52はパケットm立分解アダプタ、53は
キャリア検出回路、54はリセット線、Rは伝送路の終
端抵抗である。
各局43−1〜43−nは伝送路44にトランシーバ4
1を介して接続され、トランシーバ41は、伝送路44
にデータを送出する為のドライバ45と、伝送路44の
データを受信する為のレシーバ46と、各部を制御する
プロセッサ47と、バス48と、メモリ49.50と、
端末インタフェース部51と、パケット組立分解アダプ
タ52と、キャリア検出回路53とを備えており、パケ
ット組立分解アダプタ52とプロセッサ47とにより、
自局宛の電文か否かを判別し、自局宛の電文は端末イン
タフェース部51を介して端末装置42に転送し、端末
装置42からの電文は、相手局の宛先が付加され、キャ
リア検出回路53により伝送路44が空きであることを
検出した時に、パケット組立分解アダプタ52により組
立てられたパケットがドライバ45から伝送路44に送
出される。
1を介して接続され、トランシーバ41は、伝送路44
にデータを送出する為のドライバ45と、伝送路44の
データを受信する為のレシーバ46と、各部を制御する
プロセッサ47と、バス48と、メモリ49.50と、
端末インタフェース部51と、パケット組立分解アダプ
タ52と、キャリア検出回路53とを備えており、パケ
ット組立分解アダプタ52とプロセッサ47とにより、
自局宛の電文か否かを判別し、自局宛の電文は端末イン
タフェース部51を介して端末装置42に転送し、端末
装置42からの電文は、相手局の宛先が付加され、キャ
リア検出回路53により伝送路44が空きであることを
検出した時に、パケット組立分解アダプタ52により組
立てられたパケットがドライバ45から伝送路44に送
出される。
又伝送路44が空きであることを検出して、複数の局が
同時に送信を開始した場合、同時送信による衝突を検出
して送信を停止し、所定時間後に再送を開始する例えば
C3MA/CD方式も知られている。
同時に送信を開始した場合、同時送信による衝突を検出
して送信を停止し、所定時間後に再送を開始する例えば
C3MA/CD方式も知られている。
又トランシーバ41や端末装置42が、外部からのノイ
ズや電源電圧変動等によりプログラム暴走状態となるこ
とがある。このような場合は、リセットして初期状態か
ら再スタートさせる必要がある。その為に、例えば、ウ
ォッチドッグタイマ等のソフトウェア処理により、プロ
グラム暴走を検出してリセットを行う方式が知られてい
る。しかし、この方式は完全なものではないので、ハー
ドウェア的にリセットする方式が優れている。例えば、
電源投入時にリセットするパワーオン・リセットの機能
を設ける方式や、リセットスイッチを設ける方式が知ら
れている。
ズや電源電圧変動等によりプログラム暴走状態となるこ
とがある。このような場合は、リセットして初期状態か
ら再スタートさせる必要がある。その為に、例えば、ウ
ォッチドッグタイマ等のソフトウェア処理により、プロ
グラム暴走を検出してリセットを行う方式が知られてい
る。しかし、この方式は完全なものではないので、ハー
ドウェア的にリセットする方式が優れている。例えば、
電源投入時にリセットするパワーオン・リセットの機能
を設ける方式や、リセットスイッチを設ける方式が知ら
れている。
しかし、端末装置42の配置場所に於いてリセット操作
する必要があり、各端末装置42が分散配置されている
ことから、リセット操作が容易でなく、且つ複数の端末
装置42を同時的にリセットすることば困難となる。そ
こで、図示のようにリセット線54を設けて、1個所か
らリセット操作を可能とする方式が採用されている。例
えば、局43−1の端末装置42からリセット入力を行
うことにより、リセット線54に接続された他の局43
−2〜43−nのリセットを同時に行うことが可能とな
る。
する必要があり、各端末装置42が分散配置されている
ことから、リセット操作が容易でなく、且つ複数の端末
装置42を同時的にリセットすることば困難となる。そ
こで、図示のようにリセット線54を設けて、1個所か
らリセット操作を可能とする方式が採用されている。例
えば、局43−1の端末装置42からリセット入力を行
うことにより、リセット線54に接続された他の局43
−2〜43−nのリセットを同時に行うことが可能とな
る。
このリセット線54は、リセット専用として伝送路44
とは別個に設けるものであり、全局をリセットすること
ができるが、指定された局のみをリセットすることは不
可能となる。又誘導されたノイズが各局に伝搬して誤動
作の原因となる場合がある。
とは別個に設けるものであり、全局をリセットすること
ができるが、指定された局のみをリセットすることは不
可能となる。又誘導されたノイズが各局に伝搬して誤動
作の原因となる場合がある。
そこで、複数の局43−1〜43−nの中の特定の局を
親局とし、他の局を子局として、子局対応にブレーク時
間を割当て、子局対応のブレーク時間のブレーク信号を
送出することにより、指定した子局のリセットを行う方
式が、特開昭60=85644号公報に示されている。
親局とし、他の局を子局として、子局対応にブレーク時
間を割当て、子局対応のブレーク時間のブレーク信号を
送出することにより、指定した子局のリセットを行う方
式が、特開昭60=85644号公報に示されている。
前述の第4図に示す従来例に於いては、専用のリセット
線54を布設する必要があると共に、ノイズが各局に伝
搬して誤動作の原因となる欠点があり、又前述のブレー
ク信号を送出してリセットを行う方式は、ブレーク信号
を判別できない障害が発生した局に対してリセットを行
うことができない欠点がある。
線54を布設する必要があると共に、ノイズが各局に伝
搬して誤動作の原因となる欠点があり、又前述のブレー
ク信号を送出してリセットを行う方式は、ブレーク信号
を判別できない障害が発生した局に対してリセットを行
うことができない欠点がある。
本発明は、指定子局或いは障害発生子局に対しても、親
局からリセットを指令可能とすることを目的とするもの
である。
局からリセットを指令可能とすることを目的とするもの
である。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第2図は本発明の実施例のブロック図であり、11はト
ランシーバ、12は端末装置、13−1〜43−nは局
、14は伝送路、15はリセット拒否制御回路、16は
リセットパルス検出回路、17はプロセッサ(CPU)
、18はバス、19はリードオンリメモリ (ROM
) 、20はランダムアクセスメモリ (RAM) 、
21は端末インタフェース部(IF)、22はパケット
組立分解アダプタ、23はキャリア検出回路、24はリ
セットパルス送出回路、25.27はドライバ、26は
レシーバ、Rは伝送路の終端抵抗である。
ランシーバ、12は端末装置、13−1〜43−nは局
、14は伝送路、15はリセット拒否制御回路、16は
リセットパルス検出回路、17はプロセッサ(CPU)
、18はバス、19はリードオンリメモリ (ROM
) 、20はランダムアクセスメモリ (RAM) 、
21は端末インタフェース部(IF)、22はパケット
組立分解アダプタ、23はキャリア検出回路、24はリ
セットパルス送出回路、25.27はドライバ、26は
レシーバ、Rは伝送路の終端抵抗である。
伝送路14を介して端末装置12間で通信を行う場合は
、従来例と同様に、トランシーバ11のキャリア検出回
路23でキャリアが検出されない時伝送路14が空きで
あるから、パケット組立分解アダプタ22により組立て
られ、且つ宛先が付加されたパケットをドライバ25を
介して伝送路14に送出する。このパケットを受信した
他の局のトランシーバ11では、パケット組立分解アダ
プタ22とプロセッサ17とにより自局宛であるか否か
判別し、自局宛のパケットを取込み、端末装置12へ端
末インタフェース部21を介して転送する。
、従来例と同様に、トランシーバ11のキャリア検出回
路23でキャリアが検出されない時伝送路14が空きで
あるから、パケット組立分解アダプタ22により組立て
られ、且つ宛先が付加されたパケットをドライバ25を
介して伝送路14に送出する。このパケットを受信した
他の局のトランシーバ11では、パケット組立分解アダ
プタ22とプロセッサ17とにより自局宛であるか否か
判別し、自局宛のパケットを取込み、端末装置12へ端
末インタフェース部21を介して転送する。
又リセットパルス送出回路24は、データと区別できる
ように設定された所定の長さのりセントパルスを送出す
るもので、リセット電文が送出された後に起動される。
ように設定された所定の長さのりセントパルスを送出す
るもので、リセット電文が送出された後に起動される。
このリセットパルス送出回路24は、親局のトランシー
バ11にのみ設ければ良いことになるが、各局13−1
〜13−nのトランシーバ11に設けて、親局を任意に
設定できるようにすることもできる。
バ11にのみ設ければ良いことになるが、各局13−1
〜13−nのトランシーバ11に設けて、親局を任意に
設定できるようにすることもできる。
又リセットパルス検出回路16は、親局から送出したリ
セットパルスを検出して、端末装置12及びプロセッサ
17にリセット信号を加えるものであり、リセット拒否
制御回路15から禁止信号が加えられている場合には、
リセットパルスの検出機能を停止するので、親局からリ
セットパルスが送出されても、リセット動作は行われな
いことになる。
セットパルスを検出して、端末装置12及びプロセッサ
17にリセット信号を加えるものであり、リセット拒否
制御回路15から禁止信号が加えられている場合には、
リセットパルスの検出機能を停止するので、親局からリ
セットパルスが送出されても、リセット動作は行われな
いことになる。
このリセット拒否制御回路15は、リセット電文により
自局が指定されたことを判別した時には、リセットパル
ス検出回路16に禁止信号を加えないものであり、従っ
て、プログラム暴走等により、電文の分析機能がなくな
った局ではリセット拒否ができないことになる。換言す
れば、障害発生局では、親局から指定されなくても、リ
セットパルスによりリセットされることになる。
自局が指定されたことを判別した時には、リセットパル
ス検出回路16に禁止信号を加えないものであり、従っ
て、プログラム暴走等により、電文の分析機能がなくな
った局ではリセット拒否ができないことになる。換言す
れば、障害発生局では、親局から指定されなくても、リ
セットパルスによりリセットされることになる。
前述のリセット拒否制御回路15やリセットパルス検出
回路16の機能は、プロセッサ17の処理機能によって
実現することも可能である。
回路16の機能は、プロセッサ17の処理機能によって
実現することも可能である。
第3図は本発明の実施例の動作説明図であり、局13−
1を親局とし、他の局13−2〜13−nを子局として
、子局13−nを指定してリセットし、父子局13−1
に障害が発生している場合を示し、親局13−1では、
端末装置12から子局13−nをリセットする指令を入
力すると、トランシーバ11に於いては、子局13−n
を子局番号等による宛先で指定したリセット電文を、プ
ロセッサ17とパケット組立分解アダプタ22とにより
作成し、ドライバ25を介して伝送路14に送出する。
1を親局とし、他の局13−2〜13−nを子局として
、子局13−nを指定してリセットし、父子局13−1
に障害が発生している場合を示し、親局13−1では、
端末装置12から子局13−nをリセットする指令を入
力すると、トランシーバ11に於いては、子局13−n
を子局番号等による宛先で指定したリセット電文を、プ
ロセッサ17とパケット組立分解アダプタ22とにより
作成し、ドライバ25を介して伝送路14に送出する。
各子局13−2〜13−nは、このリセット電文をレシ
ーバ26を介してパケット組立分解アダプタ22に加え
、プロセッサ17により電文解析を行い、自局宛か否か
判別する。非指定子局13−2では自局宛でないリセッ
ト電文であるから、リセット拒否制御回路15によりリ
セット拒否の制御を行わせる。即ち、リセットパルス検
出回路16に禁止信号を加えて、リセットパルスの検出
動作を停止させる。
ーバ26を介してパケット組立分解アダプタ22に加え
、プロセッサ17により電文解析を行い、自局宛か否か
判別する。非指定子局13−2では自局宛でないリセッ
ト電文であるから、リセット拒否制御回路15によりリ
セット拒否の制御を行わせる。即ち、リセットパルス検
出回路16に禁止信号を加えて、リセットパルスの検出
動作を停止させる。
又障害発生子局13−1では、リセット電文の解析が不
能であるから、自局が指定されているか否かに拘わらず
、リセット拒否制御U回路15は動作しない。又指定子
局13−nでは、リセット電文の解析により自局宛の電
文であるから、リセット拒否制御回路15は動作しない
。
能であるから、自局が指定されているか否かに拘わらず
、リセット拒否制御U回路15は動作しない。又指定子
局13−nでは、リセット電文の解析により自局宛の電
文であるから、リセット拒否制御回路15は動作しない
。
親局13−1では、リセット電文を送出してから一定時
間後に、リセットパルス送出回路24を起動し、ドライ
バ27を介して伝送路14にリセットパルスを送出する
。
間後に、リセットパルス送出回路24を起動し、ドライ
バ27を介して伝送路14にリセットパルスを送出する
。
各子局13−2〜13−nは、このリセットパルスをキ
ャリア検出回路23を介してリセットパルス検出回路1
6に加え、リセットパルスを検出すると、リセット信号
を端末装置12とプロセッサ17とに加えるものであり
、リセット拒否制御回路15から禁止信号が加えられた
リセットパルス検出回路16はリセットパルスの検出を
行わない。従って、非指定子局13−2ではリセットが
行われないが、障害発生子局13−1及び指定子局13
−nではリセットが行われて、再スタートすることがで
きる。
ャリア検出回路23を介してリセットパルス検出回路1
6に加え、リセットパルスを検出すると、リセット信号
を端末装置12とプロセッサ17とに加えるものであり
、リセット拒否制御回路15から禁止信号が加えられた
リセットパルス検出回路16はリセットパルスの検出を
行わない。従って、非指定子局13−2ではリセットが
行われないが、障害発生子局13−1及び指定子局13
−nではリセットが行われて、再スタートすることがで
きる。
従って、指定子局13−nと障害発生子局13−1とを
リセットすることができる。父子局13−2〜13−n
を総てリセットする場合に、ブロードキャスト用の宛先
を用いたリセット電文を送出した後にリセットパルスを
送出すれば良いことになる。又リセット電文を送出する
ことなく、リセットパルスを送出するシーケンスとして
、リセット拒否制御回路15が動作しないことから、全
子局13−2〜13−nを同時にリセットすることもで
きる。
リセットすることができる。父子局13−2〜13−n
を総てリセットする場合に、ブロードキャスト用の宛先
を用いたリセット電文を送出した後にリセットパルスを
送出すれば良いことになる。又リセット電文を送出する
ことなく、リセットパルスを送出するシーケンスとして
、リセット拒否制御回路15が動作しないことから、全
子局13−2〜13−nを同時にリセットすることもで
きる。
以上説明したように、本発明は、ローカルエリア・ネッ
トワーク・システムに於ける複数の局3−1〜3−nの
中の任意の局を親局とし、この親局から任意の子局或い
は全子局を指定するリセット電文を送出した後にリセッ
トパルスを送出し、子局はリセット電文により指定され
ない場合にリセット拒否制御部5はリセットパルスによ
るリセットを拒否し、その他の子局はリセットパルスに
よりリセットを行うものであり、専用のリセット線を布
設する必要はなく、ハードウェア的に任意の子局をリセ
ットすることができると共に、障害発生子局のリセット
を行うことができる利点がある。
トワーク・システムに於ける複数の局3−1〜3−nの
中の任意の局を親局とし、この親局から任意の子局或い
は全子局を指定するリセット電文を送出した後にリセッ
トパルスを送出し、子局はリセット電文により指定され
ない場合にリセット拒否制御部5はリセットパルスによ
るリセットを拒否し、その他の子局はリセットパルスに
よりリセットを行うものであり、専用のリセット線を布
設する必要はなく、ハードウェア的に任意の子局をリセ
ットすることができると共に、障害発生子局のリセット
を行うことができる利点がある。
第1図は本発明の原理説明図、第2図は本発明の実施例
のブロック図、第3図は本発明の実施例の動作説明図、
第4図は従来例のブロック図である。 1はトランシーバ、2は端末装置、3−1〜3−nは局
、4は伝送路、5はリセット拒否制御部、6はリセット
パルス検出部、7はプロセッサ(CPU)、11はl・
ランシーバ、12は端末装置、13−1〜13−nは局
、14は伝送路、15はリセット拒否制御回路、16は
リセットパルス検出回路、17はプロセッサ(CPU)
18はバス、19はリードオンリメモリ (ROM)
、20はランダムアクセスメモリ (RAM) 、21
は端末インタフェース部(IF)、22はパケット組立
分解回路、23はキャリア検出回路、24はリセットパ
ルス送出口路である。 特許出願人 富士通電装株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 本発明の原理説明図 第1図 第3図
のブロック図、第3図は本発明の実施例の動作説明図、
第4図は従来例のブロック図である。 1はトランシーバ、2は端末装置、3−1〜3−nは局
、4は伝送路、5はリセット拒否制御部、6はリセット
パルス検出部、7はプロセッサ(CPU)、11はl・
ランシーバ、12は端末装置、13−1〜13−nは局
、14は伝送路、15はリセット拒否制御回路、16は
リセットパルス検出回路、17はプロセッサ(CPU)
18はバス、19はリードオンリメモリ (ROM)
、20はランダムアクセスメモリ (RAM) 、21
は端末インタフェース部(IF)、22はパケット組立
分解回路、23はキャリア検出回路、24はリセットパ
ルス送出口路である。 特許出願人 富士通電装株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 本発明の原理説明図 第1図 第3図
Claims (1)
- 【特許請求の範囲】 トランシーバ(1)と端末装置(2)とをそれぞれ備え
た複数の局(3−1〜3−n)を、伝送路(4)に前記
トランシーバ(1)を介して接続したローカルエリア・
ネットワーク・システムに於いて、 前記トランシーバ(1)に、リセット拒否制御部(5)
と、リセットパルス検出部(6)とを設け、 前記複数の局(3−1〜3−n)内の特定の局を親局、
他を子局とし、前記親局から任意の子局を指定してリセ
ットを行う為のリセット電文を送出した後、リセットパ
ルスを送出し、 前記子局は、前記リセット電文を前記トランシーバ(1
)により受信解析し、且つ前記リセットパルスを前記リ
セットパルス検出部(6)により検出し、前記リセット
電文により自局が指定されていないことを判別した子局
に於いてのみ、前記リセット拒否制御部(5)によりリ
セットの拒否を行い、他の子局は、前記リセットパルス
の検出によりリセットを行う ことを特徴とするローカルエリア・ネットワーク・シス
テムのリセット制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63103975A JPH01276848A (ja) | 1988-04-28 | 1988-04-28 | ローカルエリア・ネットワーク・システムのリセット制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63103975A JPH01276848A (ja) | 1988-04-28 | 1988-04-28 | ローカルエリア・ネットワーク・システムのリセット制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276848A true JPH01276848A (ja) | 1989-11-07 |
| JPH0583020B2 JPH0583020B2 (ja) | 1993-11-24 |
Family
ID=14368331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63103975A Granted JPH01276848A (ja) | 1988-04-28 | 1988-04-28 | ローカルエリア・ネットワーク・システムのリセット制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01276848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01284133A (ja) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | 信号伝送装置 |
-
1988
- 1988-04-28 JP JP63103975A patent/JPH01276848A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01284133A (ja) * | 1988-05-11 | 1989-11-15 | Mitsubishi Electric Corp | 信号伝送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583020B2 (ja) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0140712B1 (en) | Data transmission system and method | |
| USRE42080E1 (en) | Bus monitor unit | |
| US4745597A (en) | Reconfigurable local area network | |
| EP0359241B1 (en) | Control method for distributed processing system | |
| US5787258A (en) | Life safety system having a panel network with message priority | |
| JPH09181737A (ja) | 小規模ネットワークにおける通信方法 | |
| EP0580938B1 (en) | Duplex communication control device | |
| JPH0366863B2 (ja) | ||
| US5633857A (en) | Apparatus and method for controlling data transmissions in a communication network | |
| KR100686397B1 (ko) | 네트워크, 네트워크 노드 및 스타 노드 | |
| US10243887B2 (en) | Switch unit, ethernet network, and method for activating components in an ethernet network | |
| JPH01276848A (ja) | ローカルエリア・ネットワーク・システムのリセット制御方式 | |
| GB2031628A (en) | Digital communication system | |
| JPH027641A (ja) | データ伝送制御方式 | |
| JPH0675612A (ja) | プログラマブルコントローラの局番重複テスト方法 | |
| US9971715B2 (en) | Communication device and link establishment method | |
| JPH11261581A (ja) | データ通信制御装置 | |
| KR100250888B1 (ko) | 분산 제어 시스템의 네트워크 점검 장치 | |
| JP2666849B2 (ja) | 遠隔監視装置 | |
| JPS63187746A (ja) | 無線を用いたロ−カルエリアネツトワ−クの構成方法 | |
| JPH0834509B2 (ja) | 多重監視方式 | |
| JPH0817399B2 (ja) | 直列制御装置 | |
| Union | Digital communication system | |
| JPH0498922A (ja) | 同報通信システムのアドレス衝突防止処理方式 | |
| JPH0468933A (ja) | データ伝送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |