JPH0583020B2 - - Google Patents

Info

Publication number
JPH0583020B2
JPH0583020B2 JP63103975A JP10397588A JPH0583020B2 JP H0583020 B2 JPH0583020 B2 JP H0583020B2 JP 63103975 A JP63103975 A JP 63103975A JP 10397588 A JP10397588 A JP 10397588A JP H0583020 B2 JPH0583020 B2 JP H0583020B2
Authority
JP
Japan
Prior art keywords
reset
station
transceiver
slave
stations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63103975A
Other languages
English (en)
Other versions
JPH01276848A (ja
Inventor
Yoshimi Tsuruta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP63103975A priority Critical patent/JPH01276848A/ja
Publication of JPH01276848A publication Critical patent/JPH01276848A/ja
Publication of JPH0583020B2 publication Critical patent/JPH0583020B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、指定した局及び障害局をリセツトす
るローカルエリア・ネツトワーク・システムのリ
セツト制御方式に関するものである。
端末装置が、例えば、数100m以内程度の比較
的近距離に分散配置されて伝送路により相互に接
続されたローカルエリア・ネツトワーク・システ
ムが構築されている。このようなシステムに於い
て、プログラム暴走等の障害発生時に、リセツト
を行つて再スタートさせることが必要であり、簡
単に且つ経済的にリセツトの制御を可能とするこ
とが要望されている。
〔従来の技術〕
第4図は従来例のローカルエリア・ネツトワー
ク・システムのブロツク図であり、41はトラン
シーバ、42は端末装置、43−1〜43−nは
局、44は伝送路、45はドライバ、46はレシ
ーバ、47はプロセツサCPU、48はバス、4
9はプログラム等を格納したリードオンリメモリ
ROM、50はランダムアクセスメモリRAM、
51は端末インタフエース部IF、52はバケツ
ト組立分解アダプタ、53はキヤリア検出回路、
54はリセツト線、Rは伝送路の終端抵抗であ
る。
各局43−1〜43−nは伝送路44にトラン
シーバ41を介して接続され、トランシーバ41
は、伝送路44にデータを送出する為のドライバ
45と、伝送路44のデータを受信する為のレシ
ーバ46と、各部を制御するプロセツサ47と、
バス48と、メモリ49,50と、端インタフエ
ース部51と、バケツト組立分解アダプタ52
と、キヤリア検出回路53とを備えてあり、パケ
ツト組立分解アダプタ52とプロセツサ47とに
より、自局宛の電文か否かを判別し、自局宛の電
文は端末インタフエース部51を介して端末装置
42に転送し、端末装置42からの電文は、相手
局の宛先が付加され、キヤリア検出回路53によ
り伝送路44が空きであることを検出した時に、
パケツト組立分解アダプタ52により組立てられ
たパケツトがドライバ45から伝送路44に送出
される。
又伝送路44が空きであることを検出して、複
数の局が同時に送信を開始した場合、同時送信に
よる衝突を検出して送信を停止し、所定時間後に
再送を開始する例えばCSMA/CD方式も知られ
ている。
又トランシーバ41や端末装置42が、外部か
らのノイズや電源電圧変動等によりプログラム暴
走状態となることがある。このような場合は、リ
セツトして初期状態から再スタートさせる必要が
ある。その為に、例えば、ウオツチドツグタイマ
等のソフトウエア処理により、プログラム暴走を
検出してリセツトを行う方式が知られている。し
かし、この方式は完全なものではないので、ハー
ドウエア的にリセツトする方式が優れている。例
えば、電源投入時にリセツトするパワーオン・リ
セツトの機能を設ける方式や、リセツトスイツチ
を設ける方式が知られている。
しかし、端末装置42の配置場所に於いてリセ
ツト操作する必要があり、各端末装置42が分散
配置されていることから、リセツト操作が容易で
なく、且つ複数の端末装置42を同時的にリセツ
トすることは困難となる。そこで、図示のように
リセツト線54を設けて、1個所からリセツト操
作を可能とする方式が採用されている。例えば、
局43−1の端末装置42からリセツト入力を行
うことにより、リセツト線54に接続された他の
局43−2〜43−nのリセツトを同時に行うこ
とが可能となる。
このリセツト線54は、リセツト専用として伝
送路44とは別個に設けるものであり、全局をリ
セツトすることができるが、指定された局のみを
リセツトすることは不可能となる。又誘導された
ノイズが各局に伝搬して誤動作の原因となる場合
がある。
そこで、複数の局43−1〜43−nの中の特
定の局を親局とし、他の局を子局として、子局対
応にブレーク時間を割当て、子局対応のブレーク
時間のブレーク信号を送出することにより、指定
した子局のリセツトを行う方式が、特開昭60−
85644号公報に示されている。
〔発明が解決しようとする課題〕
前述の第4図に示す従来例に於いては、専用の
リセツト線54を布設する必要があると共に、ノ
イズが各局に伝搬して誤動作の原因となる欠点が
あり、又前述のブレーク信号を送出してリセツト
を行う方式は、ブレーク信号を判別できない障害
が発生した局に対してリセツトを行うことができ
ない欠点がある。
本発明は、指定る局或いは障害発生子局に対し
ても、親局からリセツトを指令可能とすることを
目的とするものである。
〔課題を解決するための手段〕
以下図面を参照して本発明の実施例について詳
細に説明する。
第2図は本発明の実施例のブロツク図であり、
11はトランシーバ、12は端末装置、13−1
〜43−nは局、14は伝送路、15はリセツト
拒否制御回路、16はリセツトパルス検出回路、
17はプロセツサCPU、18はバス、19はリ
ードオンメモリROM、20はランダムアクセス
メモリRAM、21は端末インタフエースIF、2
2はパケツト組立分解アダプタ、23はキヤリア
検出回路、24はリセツトパルス送出回路、2
5,27はドライバ、26はレシーバ、Rは伝送
路の終端抵抗である。
伝送路14を介して端末装置12間で通信を行
う場合は、従来例と同様に、トランシーバ11の
キヤリア検出回路23でキヤリアが検出されない
時伝送路14が空きであるから、パケツト組立分
解アダプタ22により組立てられ、且つ宛先が付
加されたパケツトをドライバ25を介して伝送路
14に送出する。このパケツトを受信した他の局
のトランシーバ11ではパケツト組立分解アダプ
タ22とプロセツサ17とにより自局宛であるか
否か判別し、自局宛のパケツトを取込み、端末装
置12へ端末インターフエース部21を介して転
送する。
又リセツトパルス送出回路24は、データと区
別できるように設定された所定の長さのリセツト
パルスを送出するもので、リセツト電文が送出さ
れた後に起動される。このリセツトパルス送出回
路24は、親局のトランシーバ11にのみ設けれ
ば良いことになるが、各局13−1〜13−nの
トランシーバ11に設けて、親局を任意に設定で
きるようにすることもできる。
又リセツトパルス検出回路16は、親局から送
出したリセツトパルスを検出して、端末装置12
及びプロセツサ17にリセツト信号を加えるもの
であり、リセツト拒否制御回路15から禁止信号
が加えられている場合には、リセツトパルスの検
出機能を停止するので、親局からリセツトパルス
が送出されても、リセツト動作は行われないこと
になる。
このリセツト拒否制御回路15は、リセツト電
文により自局が指定されたことを判別した時に
は、リセツトパルス検出回路16に禁止信号を加
えないものであり、従つて、プログラム暴走等に
より、電文の分析機能がなくなつた局ではリセツ
ト拒否ができないことになる。換言すれば、障害
発生局では、親局から指定されなくても、リセツ
トパルスによりリセツトされることになる。
前述のリセツト拒否制御回路15やリセツトパ
ルス検出回路16の機能は、プロセツサ17の処
理機能によつて実現することも可能である。
第3図は本発明の実施例の動作説明図であり、
局13−1を親局とし、他の局13−2〜13−
nを子局として、子局13−nを指定してリセツ
トし、又子局13−iに障害が発生している場合
を示し、親局13−1では、端末装置12から子
局13−nをリセツトする指令を入力すると、ト
ランシーバ11に於いては、子局13−nを子局
番号等による宛先で指定したリセツト電文を、プ
ロセツサ17とパケツト組立分解アダプタ22と
により作成し、ドライバ25を介して伝送路14
に送出する。
各子局13−2〜13−nは、このリセツト電
文をトランシーバ26を介してパケツト組立分解
アダプタ22に加え、プロセツサ17により電文
解析を行い、自局宛か否か判別する。非指定子局
13−2では自局宛でないリセツト電文であるか
ら、リセツト拒否制御回路15によりリセツト拒
否の制御を行わせる。即ち、リセツトパルス検出
回路16に禁止信号を加えて、リセツトパルス検
出動作を停止させる。
又障害発生子局13−iでは、リセツト電文の
解析が不能であるから、自局が指定されているか
否かに拘わらず、リセツト拒否制御回路15は動
作しない。又指定子局13−nでは、リセツト電
文の解析により自局宛の電文であるから、リセツ
ト拒否制御回路15は動作しない。
親局13−1では、リセツト電文を送出してか
ら一定時間後に、リセツトパルス送出回路24を
起動し、ドライバ27を介して伝送路14にリセ
ツトパルスを送出する。
各子局13−2〜13−nは、このリセツトパ
ルスをキヤリア検出回路23を介してリセツトパ
ルス検出回路16に加え、リセツトパルスを検出
すると、リセツト信号を端末装置12とプロセツ
サ17とに加えるものであり、リセツト拒否制御
回路15から禁止信号が加えられたリセツトパル
ス検出回路16はリセツトパルスの検出を行わな
い。従つて、非指定子局13−2ではリセツトが
行われないが、障害発生子局13−i及び指定子
局13−nではリセツトが行われて、再スタート
することができる。
従つて、指定子局13−nと障害発生子局13
−iとをリセツトすることができる。又子局13
−2〜13−nを総てリセツトする場合に、ブロ
ードキヤスト用の宛先を用いたリセツト電文を送
出した後にリセツトパルスを送出すれば良いこと
になる。又リセツト電文を送出することなく、リ
セツトパルスを送出するシーケンスとして、リセ
ツト拒否制御回路15が動作しないことから、全
子局13−2〜13−nを同時にリセツトするこ
ともできる。
〔発明の効果〕
以上説明したように、本発明は、ローカルエリ
ア・ネツトワーク・システムに於ける複数の局3
−1〜3−nの中の任意の局を親局とし、この親
局から任意の子局或いは全子局を指定するリセツ
ト電文を送出した後にリセツトパルスを送出し、
子局はリセツト電文により指定されない場合にリ
セツト拒否制御部5はリセツトパルスによるリセ
ツトを拒否し、その他の子局はリセツトパルスに
よりリセツトを行うものであり、専用のリセツト
線を布設する必要はなく、ハードウエア的に任意
の子局をリセツトすることができると共に、障害
発生子局のリセツトを行うことができる利点があ
る。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明
の実施例のブロツク図、第3図は本発明の実施例
の動作説明図、第4図は従来のブロツク図であ
る。 1はトランシーバ、2は端末装置、3−1〜3
−nは局、4は伝送路、5はリセツト拒否制御
部、6はリセツトパルス検出部、7はプロセツサ
CPU、11はトランシーバ、12は端末装置、
13−1〜13−nは局、14は伝送路、15は
リセツト拒否制御回路、16はリセツトパルス検
出回路、17はプロセツサCPU、18はバス、
19はリードオンリメモリROM、20はランダ
ムアクセスメモリRAM、21は端末インタフエ
ース部IF、22はパケツト組立分解回路、23
はキヤリア検出回路、24はリセツトパルス送出
回路である。

Claims (1)

  1. 【特許請求の範囲】 1 トランシーバ1と端末装置2とをそれぞれ備
    えた複数の局3−1〜3−nを、伝送路4に前記
    トランシーバ1を介して接続したローカルエリ
    ア・ネツトワーク・システムに於いて、 前記トランシーバ1に、リセツト拒否制御部5
    と、リセツトパルス検出部6とを設け、 前記複数の局3−1〜3−n内の特定の局を親
    局、他を子局とし、前記親局から任意の子局を指
    定したリセツトを行う為のリセツト電文を送出し
    た後、リセツトパルスを送出し、 前記子局は、前記リセツト電文を前記トランシ
    ーバ1により受信解析し、且つ前記リセツトパル
    スを前記リセツトパルス検出部6により検出し、
    前記リセツト電文により自局が指定されていない
    ことを判別した子局に於いてのみ、前記リセツト
    拒否制御部5によりリセツトの拒否を行い、他の
    子局は、前記リセツトパルスの検出によりリセツ
    トを行う ことを特徴とするローカルエリア・ネツトワー
    ク・システムのリセツト制御方式。
JP63103975A 1988-04-28 1988-04-28 ローカルエリア・ネットワーク・システムのリセット制御方式 Granted JPH01276848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63103975A JPH01276848A (ja) 1988-04-28 1988-04-28 ローカルエリア・ネットワーク・システムのリセット制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63103975A JPH01276848A (ja) 1988-04-28 1988-04-28 ローカルエリア・ネットワーク・システムのリセット制御方式

Publications (2)

Publication Number Publication Date
JPH01276848A JPH01276848A (ja) 1989-11-07
JPH0583020B2 true JPH0583020B2 (ja) 1993-11-24

Family

ID=14368331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63103975A Granted JPH01276848A (ja) 1988-04-28 1988-04-28 ローカルエリア・ネットワーク・システムのリセット制御方式

Country Status (1)

Country Link
JP (1) JPH01276848A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748736B2 (ja) * 1988-05-11 1995-05-24 三菱電機株式会社 信号伝送装置

Also Published As

Publication number Publication date
JPH01276848A (ja) 1989-11-07

Similar Documents

Publication Publication Date Title
USRE42080E1 (en) Bus monitor unit
US4745597A (en) Reconfigurable local area network
CN105684361A (zh) 总线系统及用于操作此类总线系统的方法
JP2003512769A (ja) メディアアクセスチェックのために複数のネットワークノードを有するネットワーク
JPH09181737A (ja) 小規模ネットワークにおける通信方法
JPH0366863B2 (ja)
KR100686397B1 (ko) 네트워크, 네트워크 노드 및 스타 노드
US10243887B2 (en) Switch unit, ethernet network, and method for activating components in an ethernet network
GB2277618A (en) Multiplexed data transmission for motor vehicle
JPH0583020B2 (ja)
GB2031628A (en) Digital communication system
US9971715B2 (en) Communication device and link establishment method
KR101344393B1 (ko) 링 구조를 갖는 필드버스 네트워크 시스템
JPH11261581A (ja) データ通信制御装置
JPH10232704A (ja) 二重化プログラマブルコントローラ
JP2666849B2 (ja) 遠隔監視装置
JP2018086950A (ja) 通信システム
JPH0728295B2 (ja) コマンド・レスポンス方式データバス端末装置
JP3176463B2 (ja) 割り込み制御回路
US20110063075A1 (en) Control System for a Door Drive
KR20230103243A (ko) 다수의 센서장치들 간의 릴레이 동작을 동기화하는 시스템
JPH0764472A (ja) プログラマブルコントローラのリモートi/oシステム
JPH0834509B2 (ja) 多重監視方式
JPH0262699A (ja) 防災監視装置
JPH01220094A (ja) ホームバスシステム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees