JPH01277067A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH01277067A JPH01277067A JP63108223A JP10822388A JPH01277067A JP H01277067 A JPH01277067 A JP H01277067A JP 63108223 A JP63108223 A JP 63108223A JP 10822388 A JP10822388 A JP 10822388A JP H01277067 A JPH01277067 A JP H01277067A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- block
- improve
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
頼」じ辷訪
本発明は、光電変換素子に関する。
従来技術
第５図は、従来の光電変換素子の一例を示す図で、図中
、５１−１〜Ｓｍ−ｎは光電変換素子、Ｇｏ、−１〜Ｃ
ｏｍ−ｎは電荷蓄積用コンデンサ、ＳＷ□−１〜ＳＷｍ
−ｎは端子選択用スイッチ、Ｒｄｐは電流検出抵抗（奇
数ブロック）、Ｒｄｎは電流検出抵抗（偶数ブロック）
、ＡＭＰは高ＣＭＲＲ差動増幅器、ＩＮｐは非反転入力
、ＩＮｎは反転入力、０ｕｔｐは非反転出力、○ｕｔ
ｎは反転出力で、上記従来技術では、１つおきの例えば
、Ｂ１． Ｂ３・・・Ｂ２ト１又はＢ２． Ｂ４・・・
Ｂ、ｎ＋ブロックを共通とし任意の光電変換素子（スイ
ッチを含む）に流れる電流を検出抵抗Ｒｄ ｐ（又はＲ
ｄ ｎ）により電圧に変換し。
、５１−１〜Ｓｍ−ｎは光電変換素子、Ｇｏ、−１〜Ｃ
ｏｍ−ｎは電荷蓄積用コンデンサ、ＳＷ□−１〜ＳＷｍ
−ｎは端子選択用スイッチ、Ｒｄｐは電流検出抵抗（奇
数ブロック）、Ｒｄｎは電流検出抵抗（偶数ブロック）
、ＡＭＰは高ＣＭＲＲ差動増幅器、ＩＮｐは非反転入力
、ＩＮｎは反転入力、０ｕｔｐは非反転出力、○ｕｔ
ｎは反転出力で、上記従来技術では、１つおきの例えば
、Ｂ１． Ｂ３・・・Ｂ２ト１又はＢ２． Ｂ４・・・
Ｂ、ｎ＋ブロックを共通とし任意の光電変換素子（スイ
ッチを含む）に流れる電流を検出抵抗Ｒｄ ｐ（又はＲ
ｄ ｎ）により電圧に変換し。
これを差動増巾器により増巾するが、このとき選択した
光電変換素子以外の素子は、容量性であり、これが複数
個接続されている為かなり大きな容量となる。この容量
は、検出抵抗Ｒｄと協働してローパスフィルタを構成す
るため、信号の波高が小さくなってしまう。図示例では
、入力インピーダンスが低い為、上記のフィルター効果
は軽減され信号の波高はかせげるがノイズが大きい（外
乱に弱い）という欠点がある。
光電変換素子以外の素子は、容量性であり、これが複数
個接続されている為かなり大きな容量となる。この容量
は、検出抵抗Ｒｄと協働してローパスフィルタを構成す
るため、信号の波高が小さくなってしまう。図示例では
、入力インピーダンスが低い為、上記のフィルター効果
は軽減され信号の波高はかせげるがノイズが大きい（外
乱に弱い）という欠点がある。
■−−煎
本発明は、上述のごとき実情に鑑みてなされたもので、
特に、検出系の周波数特性を良好にし。
特に、検出系の周波数特性を良好にし。
信号の波高値を大きくすること、光電変換装置としての
高速動作を可能にすること、及び、各信号経路に同相で
入ってくるノイズを減衰させ、信号のＳ／Ｎを向上させ
ること等を目的としてなされたものである。
高速動作を可能にすること、及び、各信号経路に同相で
入ってくるノイズを減衰させ、信号のＳ／Ｎを向上させ
ること等を目的としてなされたものである。
橡−一戊
本発明は、上記目的を達成するために、電荷蓄積手段を
備えた光電変換素子が電気的に接続されるとともに複数
個一列に配置されて光電変換素子アレイを構成しており
、前記電荷蓄積手段に蓄積された電荷が光電変換量に応
じて減少するのに相俟ってその電荷減少量を電気信号と
して前記光電変換素子アレイの個々の素子から順次時系
列に取り出すようにしたスイッチをそれぞれの素子に備
えた光電変換装置において、前記光電変換素子の一方の
端子に前記スイッチが接続されているとともに、他方の
端子が連続した複数の素子で共通となっているブロック
が複数かつ偶数ブロック存在し、これらが各々低入力イ
ンピーダンスの増巾器を経て隣り合せのブロックからの
電気信号の差分を増巾する増巾器に接続されていること
を特徴としたものである。
備えた光電変換素子が電気的に接続されるとともに複数
個一列に配置されて光電変換素子アレイを構成しており
、前記電荷蓄積手段に蓄積された電荷が光電変換量に応
じて減少するのに相俟ってその電荷減少量を電気信号と
して前記光電変換素子アレイの個々の素子から順次時系
列に取り出すようにしたスイッチをそれぞれの素子に備
えた光電変換装置において、前記光電変換素子の一方の
端子に前記スイッチが接続されているとともに、他方の
端子が連続した複数の素子で共通となっているブロック
が複数かつ偶数ブロック存在し、これらが各々低入力イ
ンピーダンスの増巾器を経て隣り合せのブロックからの
電気信号の差分を増巾する増巾器に接続されていること
を特徴としたものである。
第１図は、本発明の一実施例を説明するためのブロック
図で１図中、Ｂ （２Ｑ−１）は奇数ブロック、Ｂ（２
Ｑ）は偶数ブロック、ＡＭＰ Ａ（２Ｑ−１）は低入力
インピーダンスＡＭＰの奇数ブロック、ＡＭＰ Ａ（２
Ｑ）は低入力インピーダンスＡＭＰの偶数ブロック、Ｓ
ＵＭＰは非反転入力信号加算器（奇数ブロック加算）、
ＳＵＭｎは非反転入力信号加算器（偶数ブロック加算）
、ＡＭＰ Ｂは高ＣＭＲＲ差動増幅器で、ＡＭＰ Ａ
は、低入力インピーダンスの増幅器であり、ＳＵＭＰ及
びＳ Ｕ Ｍ ｎは各々奇数ブロックＡＭＰ Ａ後の出
力及び偶数ブロックのＡＭＰ Ａ後の出力を加えあわせ
る部分（或いは装置）でありＡＭＰ Ｒは、ＣＭＲＲ
の高い差動増幅器である。
図で１図中、Ｂ （２Ｑ−１）は奇数ブロック、Ｂ（２
Ｑ）は偶数ブロック、ＡＭＰ Ａ（２Ｑ−１）は低入力
インピーダンスＡＭＰの奇数ブロック、ＡＭＰ Ａ（２
Ｑ）は低入力インピーダンスＡＭＰの偶数ブロック、Ｓ
ＵＭＰは非反転入力信号加算器（奇数ブロック加算）、
ＳＵＭｎは非反転入力信号加算器（偶数ブロック加算）
、ＡＭＰ Ｂは高ＣＭＲＲ差動増幅器で、ＡＭＰ Ａ
は、低入力インピーダンスの増幅器であり、ＳＵＭＰ及
びＳ Ｕ Ｍ ｎは各々奇数ブロックＡＭＰ Ａ後の出
力及び偶数ブロックのＡＭＰ Ａ後の出力を加えあわせ
る部分（或いは装置）でありＡＭＰ Ｒは、ＣＭＲＲ
の高い差動増幅器である。
ＡＭＰ Ａは低入力インピーダンスである為、ブロック
内の他の光電変換素子に起因する容量（第２図）及び配
線等により発生する浮遊容量による影響をあまり受けな
い。つまり、ＡＭＰ Ａの出力信号としては、波高の高
いするどい信号が取り出せる。次に、Ｓ ＵＭ ｐ、
Ｓ ＵＭ ｎによって各々の信号を加算する（ＳＵＭ
ｐ、ＳＵＭ ｎは加算でなく切換でも可能である）、Ａ
ＭＰＢは、高ＣＭＲＲの差動増幅器であり、＋、−各々
の入力に入る同相の信号（又はノイズ）を減衰させ、差
分信号を増幅する。光電変換素子によって発生した信号
は差分信号として増幅され、素子選択スイッチ駆動の為
に発生するロジックノイズや、外来ノイズ等は同相の成
分が多い為信号対雑音比が大きくなる。
内の他の光電変換素子に起因する容量（第２図）及び配
線等により発生する浮遊容量による影響をあまり受けな
い。つまり、ＡＭＰ Ａの出力信号としては、波高の高
いするどい信号が取り出せる。次に、Ｓ ＵＭ ｐ、
Ｓ ＵＭ ｎによって各々の信号を加算する（ＳＵＭ
ｐ、ＳＵＭ ｎは加算でなく切換でも可能である）、Ａ
ＭＰＢは、高ＣＭＲＲの差動増幅器であり、＋、−各々
の入力に入る同相の信号（又はノイズ）を減衰させ、差
分信号を増幅する。光電変換素子によって発生した信号
は差分信号として増幅され、素子選択スイッチ駆動の為
に発生するロジックノイズや、外来ノイズ等は同相の成
分が多い為信号対雑音比が大きくなる。
第２図は、光電変換素子単独素子（第２図（ａ））の非
選択時における等価回路（第２図（ｂ））を示し、図中
、Ｓは光電変換素子、Ｃｃは電荷蓄積用コンデンサ、Ｓ
Ｗは素子選択スイッチ、ＣｓはＳＷ寄生容量である。
選択時における等価回路（第２図（ｂ））を示し、図中
、Ｓは光電変換素子、Ｃｃは電荷蓄積用コンデンサ、Ｓ
Ｗは素子選択スイッチ、ＣｓはＳＷ寄生容量である。
第３図は、本発明の一実施例を説明するための構成図で
、第３図（ａ）において、Ｂ （２ｆｌ −１） 。
、第３図（ａ）において、Ｂ （２ｆｌ −１） 。
Ｂ１０は、光電変換素子Ｓと、蓄積容量Ｃｃ及び選択Ｓ
Ｗを１単位としたものが複数個並列に接続されたブロッ
クであり、Ｂ （２Ｑ−１）は奇数ブロック、Ｂ１０は
偶数ブロックを示す。これらは各々、ＡＭＰ Ａ（２
Ｑ−１）又はＡＭＰ Ａ（２Ｑ）に接続されている。こ
のＡＭＰ Ａは、低入力・高出力インピーダンスの増幅
器であり、一般に周波数特性は良好であり、信号として
パルス巾がせまく波高の大きな出力電流となる。抵抗Ｒ
ｄ ｐ（非反転入力信号（奇数ブロック加算））、Ｒｄ
ｎ（反転入力信号（偶数ブロック加算））は、ＡＭＰＡ
とともに電流電圧変換及び偶数又は奇数ブロックの信号
の加算を行う。Ｒｄ及びＡＭＰ Ａにより加算され電
圧に変換された信号は、ＡＭＰ Ｂ（差動増巾器）に
入力され同相成分が除去され高Ｓ／Ｎの信号として出力
される。
Ｗを１単位としたものが複数個並列に接続されたブロッ
クであり、Ｂ （２Ｑ−１）は奇数ブロック、Ｂ１０は
偶数ブロックを示す。これらは各々、ＡＭＰ Ａ（２
Ｑ−１）又はＡＭＰ Ａ（２Ｑ）に接続されている。こ
のＡＭＰ Ａは、低入力・高出力インピーダンスの増幅
器であり、一般に周波数特性は良好であり、信号として
パルス巾がせまく波高の大きな出力電流となる。抵抗Ｒ
ｄ ｐ（非反転入力信号（奇数ブロック加算））、Ｒｄ
ｎ（反転入力信号（偶数ブロック加算））は、ＡＭＰＡ
とともに電流電圧変換及び偶数又は奇数ブロックの信号
の加算を行う。Ｒｄ及びＡＭＰ Ａにより加算され電
圧に変換された信号は、ＡＭＰ Ｂ（差動増巾器）に
入力され同相成分が除去され高Ｓ／Ｎの信号として出力
される。
第３図（ｂ）は、ＡＭＰ Ａをマルチエミッタトラン
ジスタとしたものであり、第３図（ａ）と同様な効果を
示し、かつ使用素子を少なくすることができる。又、第
３図（ａ）、（ｂ）においてはＩＣ化（モノリシック）
も容易に可能である。
ジスタとしたものであり、第３図（ａ）と同様な効果を
示し、かつ使用素子を少なくすることができる。又、第
３図（ａ）、（ｂ）においてはＩＣ化（モノリシック）
も容易に可能である。
第４図は、本発明の他の実施例を説明するための構成図
で、第４図（ａ）は、偶数ブロック、奇数ブロック信号
の単一化に加算器を使わずマルチプレクサ（ＭＰＸ）に
より切換えるもの（但し。
で、第４図（ａ）は、偶数ブロック、奇数ブロック信号
の単一化に加算器を使わずマルチプレクサ（ＭＰＸ）に
より切換えるもの（但し。
ｅｖｅｎ （偶数） 、 ｏｄｄ （奇数）の各ＭＰＸ
とも目数のブロックを差動増幅器に接続することが必要
、ただし、ブロックに限る必要はない）であるが、加算
では各ブロックに同相ノイズが乗った場合、単独ブロッ
クのノイズ×加算するブロック数のノイズとなる。また
、第４図（ｂ）の実施例は、ノイズがアレイの中で分布
している場合に有効であり１つのブロックを多数に分割
し１つおきごとに接続する。
とも目数のブロックを差動増幅器に接続することが必要
、ただし、ブロックに限る必要はない）であるが、加算
では各ブロックに同相ノイズが乗った場合、単独ブロッ
クのノイズ×加算するブロック数のノイズとなる。また
、第４図（ｂ）の実施例は、ノイズがアレイの中で分布
している場合に有効であり１つのブロックを多数に分割
し１つおきごとに接続する。
これにより差動増幅器ＡＭＰ Ｂの各入力でのノイズ
成分は非常に近いものとなりＣＭＲＲの高い差動増幅器
ＡＭＰ ＡをとおすことでＳ／Ｎの向上が期待できる。
成分は非常に近いものとなりＣＭＲＲの高い差動増幅器
ＡＭＰ ＡをとおすことでＳ／Ｎの向上が期待できる。
なお、以上に述べた実施例及び構成例は当然のことなが
ら組合せることも可能であり各々メリットを合せもつ構
成とすることができる。
ら組合せることも可能であり各々メリットを合せもつ構
成とすることができる。
効 果
以上の説明から明らかなように、本発明によると、検出
系の周波数特性を良好にし、信号の波高値を大きくする
ことが可能となる。又、光電変換装置としての高速動作
を可能にすることが可能となり、更には、各信号経路に
同相で入ってくるノイズを減衰させ、上記の効果と併せ
て信号のＳ／Ｎを向上させることができる。
系の周波数特性を良好にし、信号の波高値を大きくする
ことが可能となる。又、光電変換装置としての高速動作
を可能にすることが可能となり、更には、各信号経路に
同相で入ってくるノイズを減衰させ、上記の効果と併せ
て信号のＳ／Ｎを向上させることができる。
第１図は、本発明の一実施例を説明するための構成図、
第２図は、光電変換素子の非選択時の等価回路、第３図
及び第４図は、それぞれ本発明の他の実施例を説明する
ための図、第５図は、従来技術の一例を説明するための
図である。 Ｓ・・・光電変換素子、ＳＷ・・・素子選択スイッチ、
Ｂｏ”°光電変換素子ブロック、ＡＭＰ Ａ・・・低入
力インピーダンス増幅器、ＡＭＰＢ・・・高ＣＭＲＲ差
動増幅器。 第２図 第 ３ 図 Ｃａ） ＣＣ 第 ３ 図 Ｃｂ） ｃｃ 第４図 Ｃａ）
第２図は、光電変換素子の非選択時の等価回路、第３図
及び第４図は、それぞれ本発明の他の実施例を説明する
ための図、第５図は、従来技術の一例を説明するための
図である。 Ｓ・・・光電変換素子、ＳＷ・・・素子選択スイッチ、
Ｂｏ”°光電変換素子ブロック、ＡＭＰ Ａ・・・低入
力インピーダンス増幅器、ＡＭＰＢ・・・高ＣＭＲＲ差
動増幅器。 第２図 第 ３ 図 Ｃａ） ＣＣ 第 ３ 図 Ｃｂ） ｃｃ 第４図 Ｃａ）
Claims (1)
- １、電荷蓄積手段を備えた光電変換素子が電気的に接続
されるとともに複数個一列に配置されて光電変換素子ア
レイを構成しており、前記電荷蓄積手段に蓄積された電
荷が光電変換量に応じて減少するのに相俟ってその電荷
減少量を電気信号として前記光電変換素子アレイの個々
の素子から順次時系列に取り出すようにしたスイッチを
それぞれの素子に備えた光電変換装置において、前記光
電変換素子の一方の端子に前記スイッチが接続されてい
るとともに、他方の端子が連続した複数の素子で共通と
なっているブロックが複数かつ偶数ブロック存在し、こ
れらが各々低入力インピーダンスの増巾器を経て隣り合
せのブロックからの電気信号の差分を増巾する増巾器に
接続されていることを特徴とする光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108223A JPH01277067A (ja) | 1988-04-28 | 1988-04-28 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108223A JPH01277067A (ja) | 1988-04-28 | 1988-04-28 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01277067A true JPH01277067A (ja) | 1989-11-07 |
Family
ID=14479168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108223A Pending JPH01277067A (ja) | 1988-04-28 | 1988-04-28 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01277067A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276967A (ja) * | 1990-03-27 | 1991-12-09 | Semiconductor Energy Lab Co Ltd | 読み取り装置の信号処理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168132A (ja) * | 1985-01-18 | 1986-07-29 | Sony Corp | 光学式デイスクプレ−ヤ |
-
1988
- 1988-04-28 JP JP63108223A patent/JPH01277067A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168132A (ja) * | 1985-01-18 | 1986-07-29 | Sony Corp | 光学式デイスクプレ−ヤ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276967A (ja) * | 1990-03-27 | 1991-12-09 | Semiconductor Energy Lab Co Ltd | 読み取り装置の信号処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4982155A (en) | Hall sensor with high pass hall voltage filter | |
| US8179183B2 (en) | Low-consumption switched-capacitor circuit | |
| CN112526191A (zh) | 一种霍尔传感电路 | |
| JPH04168876A (ja) | 積分器及び画像読取装置 | |
| US5517140A (en) | Sample and hold circuit | |
| JPH01277067A (ja) | 光電変換装置 | |
| US6359503B1 (en) | Basic cell for programmable analog time-continuous filter | |
| CN114531120A (zh) | 一种高性能8通道生物电信号仪表放大器 | |
| US4975566A (en) | First stage circuit for an optical receiver | |
| CN116047113B (zh) | 电容式mems加速度计 | |
| US10833666B1 (en) | PWM controlled analog signal | |
| EP3933367B1 (en) | Sensor interface circuit, sensor system, and method of signal measurement | |
| US5155396A (en) | Integrated interface circuit for processing the signal supplied by a capacitive sensor | |
| WO2024021651A1 (zh) | 模拟前端芯片和示波器 | |
| JPS5923675A (ja) | Ｍｏｓ型イメ−ジセンサにおける雑音除去方法 | |
| JP3524829B2 (ja) | 差動増幅回路 | |
| US20250253827A1 (en) | High pass filter and acoustic device including the same | |
| JPS61196612A (ja) | スイッチトキャパシタフィルタのオフセット補償回路 | |
| JP3271230B2 (ja) | 信号波形再現回路 | |
| CN111446946B (zh) | 一种单端输出的低噪声全差分开关电容滤波器 | |
| JP2512916B2 (ja) | サンプリングホ−ルド回路 | |
| JP2005039568A (ja) | 信号検出機能付き増幅回路 | |
| KR20250120881A (ko) | 하이 패스 필터 및 이를 포함하는 음향 장치 | |
| JPS63249382A (ja) | 光電変換素子の信号抽出回路 | |
| JPS636887Y2 (ja) |