JPH01278108A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH01278108A JPH01278108A JP63108604A JP10860488A JPH01278108A JP H01278108 A JPH01278108 A JP H01278108A JP 63108604 A JP63108604 A JP 63108604A JP 10860488 A JP10860488 A JP 10860488A JP H01278108 A JPH01278108 A JP H01278108A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 241000750042 Vini Species 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅回路、特にトランジスタ回路により構
成される差動増幅回路に関する。
成される差動増幅回路に関する。
２つの入力電圧の差を増幅する差動増幅回路は、増幅装
置の入力段等に広く使用されている。
置の入力段等に広く使用されている。
第３図は差動増幅回路の従来の代表的な回路図である。
第３図に示す従来例は１対のトランジスタＱｌ、Ｑ２と
定電流源用のトランジスタＱ１２とから成る差動接続回
路に、トランジスタＱ３〜Ｑ６で構成されるカレントミ
ラー回路を能動負荷として接続し、出力段としてトラン
ジスタＱ７〜Ｑｌｌを備えて構成されている。トランジ
スタＱ１のベースは信号入力端子ＶＩＮＩに、コレクタ
はトランジスタＱ３のベースとコレクタに、エミッタは
トランジスタＱ２のエミッタとトランジスタＱ１２のコ
レクタとに接続されている。トランジスタＱ２のベース
は信号入力端子ＶＩＮ２に接続され、トランジスタＱ３
のエミッタはトランジスタＱ４のコレクタに接続され、
トランジスタＱ４のベースはトランジスタＱ６のベース
とコレクタとに、トランジスタＱ４のエミッタはトラン
ジスタＱ６のエミッタと正電源端子Ｖやとに接続されて
いる。またＱ５のベースはトランジスタＱ３のベースに
、コレクタはトランジスタＱ２のコレクタに、エミッタ
はトランジスタＱ６のベースとコレクタとに接続されて
いる。
定電流源用のトランジスタＱ１２とから成る差動接続回
路に、トランジスタＱ３〜Ｑ６で構成されるカレントミ
ラー回路を能動負荷として接続し、出力段としてトラン
ジスタＱ７〜Ｑｌｌを備えて構成されている。トランジ
スタＱ１のベースは信号入力端子ＶＩＮＩに、コレクタ
はトランジスタＱ３のベースとコレクタに、エミッタは
トランジスタＱ２のエミッタとトランジスタＱ１２のコ
レクタとに接続されている。トランジスタＱ２のベース
は信号入力端子ＶＩＮ２に接続され、トランジスタＱ３
のエミッタはトランジスタＱ４のコレクタに接続され、
トランジスタＱ４のベースはトランジスタＱ６のベース
とコレクタとに、トランジスタＱ４のエミッタはトラン
ジスタＱ６のエミッタと正電源端子Ｖやとに接続されて
いる。またＱ５のベースはトランジスタＱ３のベースに
、コレクタはトランジスタＱ２のコレクタに、エミッタ
はトランジスタＱ６のベースとコレクタとに接続されて
いる。
一方、トランジスタＱ７のベースはトランジスタＱ５の
コレクタとトランジスタＱｌｌのコレクタとに、コレク
タはトランジスタＱ８のエミッタに、エミッタはトラン
ジスタＱ１３のコレクタ尼信号出力端子Ｖ□ｇ７とに接
続されている。トランジスタＱ８のベースはトランジス
タＱＩＯのコレクタとトランジスタＱｌｌのベースとに
、コレクタは正電源端子■ヤに接続されている。トラン
ジスタＱ９のベースはトランジスタＱＩＯのベースとト
ランジスタＱ９のコレクタとに、コレクタはトランジス
タＱｌｌのエミッタに、エミッタはトランジスタＱＩＯ
のエミッタと正電源端子Ｖ＋とに接続されている。また
トランジスタＱ１２のベースはトランジスタＱ１Ｂのベ
ースと基準電源端子Ｖ ｒｅｆとに、エミッタはトラン
ジスタＱ１３のエミッタと負電源端子Ｖ−とに接続され
ている。
コレクタとトランジスタＱｌｌのコレクタとに、コレク
タはトランジスタＱ８のエミッタに、エミッタはトラン
ジスタＱ１３のコレクタ尼信号出力端子Ｖ□ｇ７とに接
続されている。トランジスタＱ８のベースはトランジス
タＱＩＯのコレクタとトランジスタＱｌｌのベースとに
、コレクタは正電源端子■ヤに接続されている。トラン
ジスタＱ９のベースはトランジスタＱＩＯのベースとト
ランジスタＱ９のコレクタとに、コレクタはトランジス
タＱｌｌのエミッタに、エミッタはトランジスタＱＩＯ
のエミッタと正電源端子Ｖ＋とに接続されている。また
トランジスタＱ１２のベースはトランジスタＱ１Ｂのベ
ースと基準電源端子Ｖ ｒｅｆとに、エミッタはトラン
ジスタＱ１３のエミッタと負電源端子Ｖ−とに接続され
ている。
第３図において、トランジスタＱ７およびＱ８に流れる
電流ＩＬはほぼ等しく、また、トランジスタＱ７．Ｑ８
のベース電流とトランジスタＱＩＯ，Ｑ４１のコレクタ
電流とはほぼ等しくＩＬ／βなる電流が流れる。ただし
βは電流増幅率である。従って、トランジスタＱ９．Ｑ
ＩＯ。
電流ＩＬはほぼ等しく、また、トランジスタＱ７．Ｑ８
のベース電流とトランジスタＱＩＯ，Ｑ４１のコレクタ
電流とはほぼ等しくＩＬ／βなる電流が流れる。ただし
βは電流増幅率である。従って、トランジスタＱ９．Ｑ
ＩＯ。
Ｑｌｌで構成されるカレントミラー回路の入力および出
力端子からほぼ等しい電流ＩＬ／βをトランジスタＱ７
．Ｑ８のベースに供給しているため、トランジスタＱｌ
、Ｑ２のコレクタに流れる電流はほぼ等しくなり、出力
端子に接続された負荷の影響を受けに＜＜、電流オフセ
ットが良くとれている。
力端子からほぼ等しい電流ＩＬ／βをトランジスタＱ７
．Ｑ８のベースに供給しているため、トランジスタＱｌ
、Ｑ２のコレクタに流れる電流はほぼ等しくなり、出力
端子に接続された負荷の影響を受けに＜＜、電流オフセ
ットが良くとれている。
上述した従来の差動増幅回路は、トランジスタＱ３．Ｑ
４．Ｑ５．Ｑ６で構成されるカレントミラー回路とトラ
ンジスタＱ７．Ｑ１３とによって最大出力振幅が制限さ
れる。
４．Ｑ５．Ｑ６で構成されるカレントミラー回路とトラ
ンジスタＱ７．Ｑ１３とによって最大出力振幅が制限さ
れる。
最大出力電圧振幅の範囲は、信号出力端子■。ＵＴのハ
イ側の電圧であるＶ ＋ （Ｖ ！ＩＥＱ６＋ Ｖ
５ａｔＱ５＋ Ｖ ａｇＱｊ ）から信号出力端子ｖ
ｏＵτのロー側の電圧であるＶ −＋ Ｖ ｍａｔＱ１
３までとなる。ただし、ＶＢＢＱ６はトランジスタＱ６
のベース・エミッタ間電圧、ＶｍａＬＱ５はトランジス
タＱ５のコレクタ・エミッタ間飽和電圧、ＶＢＥＱ７は
トランジスタＱ７のベース・エミッタ間電圧、Ｖｍａｔ
Ｑ１３はトランジスタＱ１３のコレクタ・エミッタ間飽
和電圧である。また、出力電流は全周期にわたって流れ
るＡ級増幅を行っているため、最大出力電流振幅が小さ
い。
イ側の電圧であるＶ ＋ （Ｖ ！ＩＥＱ６＋ Ｖ
５ａｔＱ５＋ Ｖ ａｇＱｊ ）から信号出力端子ｖ
ｏＵτのロー側の電圧であるＶ −＋ Ｖ ｍａｔＱ１
３までとなる。ただし、ＶＢＢＱ６はトランジスタＱ６
のベース・エミッタ間電圧、ＶｍａＬＱ５はトランジス
タＱ５のコレクタ・エミッタ間飽和電圧、ＶＢＥＱ７は
トランジスタＱ７のベース・エミッタ間電圧、Ｖｍａｔ
Ｑ１３はトランジスタＱ１３のコレクタ・エミッタ間飽
和電圧である。また、出力電流は全周期にわたって流れ
るＡ級増幅を行っているため、最大出力電流振幅が小さ
い。
本発明の目的は、上述した従来の差動増幅回路に対し、
差動接続された１対のトランジスタの電流オフセットが
減少でき、かつ最大出力電圧振幅および最大出力電流振
幅がが大きくとれる差動増幅回路を提供することにある
。
差動接続された１対のトランジスタの電流オフセットが
減少でき、かつ最大出力電圧振幅および最大出力電流振
幅がが大きくとれる差動増幅回路を提供することにある
。
本発明の差動増幅回路は、第１および第２のトランジス
タ（ＱｌおよびＱ２）のエミッタを第１の定電流源（Ｑ
１２）に接続し、前記第１のトランジスタのベースを第
１の信号入力端子に、前記第２のトランジスタのベース
を第２の信号入力端子にそれぞれ接続し、複数のトラン
ジスタから構成されて１対の入力および出力端子を備え
たカレントミラー回路の入力端子を前記第１のトランジ
スタのコレクタに接続し、出力端子を前記第２のトラン
ジスタのコレクタに接続した差動増幅回路において、ベ
ースを前記カレントミラー回路の出力端子に接続し、コ
レクタを第１の逆導電性トランジスタ（Ｑ１８）のコレ
クタとベースとの共通接続点に接続し、エミッタを電圧
降下素子（Ｒ１）に接続した第３のトランジスタ（Ｑ１
７）と、ベースをこの第３のトランジスタのコレクタに
接続し、コレクタを負電源端子に接続した第２の逆導電
性トランジスタ（Ｑ１９）と、コレクタとベースとを共
通接続し、エミッタを前記第１の逆導電性トランジスタ
のエミッタに接続した第４のトランジスタ（Ｑ２０）と
、ベースをこの第４のトランジスタのコレクタに接続し
、コレクタを正電源端子に接続し、エミッタを前記第２
の逆導電性トランジスタのエミッタに接続した第５のト
ランジスタ（Ｑ２１）と、エミッタを前記正電源端子に
接続し、コレクタを前記第５のトランジスタのベースに
接続した第３の逆導電性トランジスタ（Ｑ２３）と、エ
ミッタを前記正電源端子に接続し、コレクタを第２の定
電流源（Ｑ１６）に接続した第４の逆導電性トランジス
タ（Ｑ２２）と、ベースをこの第４の逆導電性トランジ
スタのコレクタに接続し、エミッタを同じく第４の逆導
電性トランジスタのベースに接続し、コレクタを基準電
位に接続した第５の逆導電性トランジスタ（Ｑ１５）と
、ベースを前記第４の逆導電性トランジスタのコレクタ
に接続し、エミッタを同じく第４の逆導電性トランジス
タのベースに接続し、コレクタを前記第３のトランジス
タのベースに接続した第６の逆導電性トランジスタ（Ｑ
ｌ４）とを備え、前記第５のトランジスタのエミッタを
信号出力端子に接続することにより゛構成される。
タ（ＱｌおよびＱ２）のエミッタを第１の定電流源（Ｑ
１２）に接続し、前記第１のトランジスタのベースを第
１の信号入力端子に、前記第２のトランジスタのベース
を第２の信号入力端子にそれぞれ接続し、複数のトラン
ジスタから構成されて１対の入力および出力端子を備え
たカレントミラー回路の入力端子を前記第１のトランジ
スタのコレクタに接続し、出力端子を前記第２のトラン
ジスタのコレクタに接続した差動増幅回路において、ベ
ースを前記カレントミラー回路の出力端子に接続し、コ
レクタを第１の逆導電性トランジスタ（Ｑ１８）のコレ
クタとベースとの共通接続点に接続し、エミッタを電圧
降下素子（Ｒ１）に接続した第３のトランジスタ（Ｑ１
７）と、ベースをこの第３のトランジスタのコレクタに
接続し、コレクタを負電源端子に接続した第２の逆導電
性トランジスタ（Ｑ１９）と、コレクタとベースとを共
通接続し、エミッタを前記第１の逆導電性トランジスタ
のエミッタに接続した第４のトランジスタ（Ｑ２０）と
、ベースをこの第４のトランジスタのコレクタに接続し
、コレクタを正電源端子に接続し、エミッタを前記第２
の逆導電性トランジスタのエミッタに接続した第５のト
ランジスタ（Ｑ２１）と、エミッタを前記正電源端子に
接続し、コレクタを前記第５のトランジスタのベースに
接続した第３の逆導電性トランジスタ（Ｑ２３）と、エ
ミッタを前記正電源端子に接続し、コレクタを第２の定
電流源（Ｑ１６）に接続した第４の逆導電性トランジス
タ（Ｑ２２）と、ベースをこの第４の逆導電性トランジ
スタのコレクタに接続し、エミッタを同じく第４の逆導
電性トランジスタのベースに接続し、コレクタを基準電
位に接続した第５の逆導電性トランジスタ（Ｑ１５）と
、ベースを前記第４の逆導電性トランジスタのコレクタ
に接続し、エミッタを同じく第４の逆導電性トランジス
タのベースに接続し、コレクタを前記第３のトランジス
タのベースに接続した第６の逆導電性トランジスタ（Ｑ
ｌ４）とを備え、前記第５のトランジスタのエミッタを
信号出力端子に接続することにより゛構成される。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の差動増幅回路の一実施例の回路図であ
る。第１図に示す実施例は、１対のトランジスタＱｌ、
Ｑ２と定電流源用のトランジスタＱ１２とから成る差動
接続回路に、トランジスタＱ３〜Ｑ６で構成されるカレ
ントミラー回路を能動負荷として接続し、出力段として
トランジスタＱ１４〜Ｑ２３．抵抗Ｒ１を備えて構成さ
れている。トランジスタＱ１のベースは信号入力端子Ｖ
ＩＮＩに、コレクタはトランジスタＱ３のベースとコレ
クタに、エミッタはトランジスタＱ２のエミッタとトラ
ンジスタＱ１６のコレクタとに接続される。トランジス
タＱ２のベースは信号入力端子ＶＩＮ２に接続され、ト
ランジスタＱ３のエミッタはトランジスタＱ４のコレク
タに接続され、Ｉ・ランジスタＱ４のベースはトランジ
スタＱ６のベースとコレクタとに、エミッタはトランジ
スタＱ６のエミッタと正電源端子Ｖ＋とに接続される。
る。第１図に示す実施例は、１対のトランジスタＱｌ、
Ｑ２と定電流源用のトランジスタＱ１２とから成る差動
接続回路に、トランジスタＱ３〜Ｑ６で構成されるカレ
ントミラー回路を能動負荷として接続し、出力段として
トランジスタＱ１４〜Ｑ２３．抵抗Ｒ１を備えて構成さ
れている。トランジスタＱ１のベースは信号入力端子Ｖ
ＩＮＩに、コレクタはトランジスタＱ３のベースとコレ
クタに、エミッタはトランジスタＱ２のエミッタとトラ
ンジスタＱ１６のコレクタとに接続される。トランジス
タＱ２のベースは信号入力端子ＶＩＮ２に接続され、ト
ランジスタＱ３のエミッタはトランジスタＱ４のコレク
タに接続され、Ｉ・ランジスタＱ４のベースはトランジ
スタＱ６のベースとコレクタとに、エミッタはトランジ
スタＱ６のエミッタと正電源端子Ｖ＋とに接続される。
トランジスタＱ５のベース°はトランジスタＱ３のベー
スに、コレクタはトランジスタＱ２のコレクタに、エミ
ッタはトランジスタＱ６のベースとコレクタとに接続さ
れている。一方、トランジスタＱ１７のベースはトラン
ジスタＱ５のコレクタとトランジスタＱ１４のコレクタ
とに、コレクタはトランジスタＱ１８のベースとコレク
タとトランジスタＱ１９のベースとに、エミッタは抵抗
Ｒ１を介して負電源端子Ｖ−に接続されている。トラン
ジスタＱ１８のエミッタはトランジスタＱ２０のエミッ
タに接続されている。トランジスタＱ１９のコレクタは
負電源端子■−に、エミッタはトランジスタＱ２１のエ
ミッタと信号出力端子Ｖ ｏ（、丁とに接続されている
。トランジスタＱ２１のベースはトランジスタＱ２０の
ベースとコレクタとトランジスタＱ２３のコレクタとに
、コレクタは正電源端子■。に接続されている。トラン
ジスタＱ２２のベースはトランジスタＱ２３のベースと
トランジスタＱ１４のエミッタとトランジスタＱ１５の
エミッタとに、コレクタはトランジスタＱ１４のベース
とトランジスタＱ１５のベースとトランジスタＱ １．
６のコレクタとに、エミッタはトランジスタＱ２３のエ
ミッタと正電圧端子Ｖ＋とに接続されている。トランジ
スタＱ１５のコレクタは基準電位に接地されている。ト
ランジスタＱ１２のベースはトランジスタＱ１６のベー
スと基準電源端子Ｖ ｒ ｅ ｒとに、エミッタはトラ
ンジスタＱ１６のエミッタと負電源端子■−とに接続さ
れている。
スに、コレクタはトランジスタＱ２のコレクタに、エミ
ッタはトランジスタＱ６のベースとコレクタとに接続さ
れている。一方、トランジスタＱ１７のベースはトラン
ジスタＱ５のコレクタとトランジスタＱ１４のコレクタ
とに、コレクタはトランジスタＱ１８のベースとコレク
タとトランジスタＱ１９のベースとに、エミッタは抵抗
Ｒ１を介して負電源端子Ｖ−に接続されている。トラン
ジスタＱ１８のエミッタはトランジスタＱ２０のエミッ
タに接続されている。トランジスタＱ１９のコレクタは
負電源端子■−に、エミッタはトランジスタＱ２１のエ
ミッタと信号出力端子Ｖ ｏ（、丁とに接続されている
。トランジスタＱ２１のベースはトランジスタＱ２０の
ベースとコレクタとトランジスタＱ２３のコレクタとに
、コレクタは正電源端子■。に接続されている。トラン
ジスタＱ２２のベースはトランジスタＱ２３のベースと
トランジスタＱ１４のエミッタとトランジスタＱ１５の
エミッタとに、コレクタはトランジスタＱ１４のベース
とトランジスタＱ１５のベースとトランジスタＱ １．
６のコレクタとに、エミッタはトランジスタＱ２３のエ
ミッタと正電圧端子Ｖ＋とに接続されている。トランジ
スタＱ１５のコレクタは基準電位に接地されている。ト
ランジスタＱ１２のベースはトランジスタＱ１６のベー
スと基準電源端子Ｖ ｒ ｅ ｒとに、エミッタはトラ
ンジスタＱ１６のエミッタと負電源端子■−とに接続さ
れている。
第１図においてトランジスタＱ１４．Ｑ１５゜Ｑ２２．
Ｑ２Ｂで構成されるカレントミラー回路により、トラン
ジスタＱ１６のコレクタ電流にほぼ等しい電流がトラン
ジスタＱ１７のコレクタに流れる。また、トランジスタ
Ｑ２２．Ｑ２Ｂのベース電流とトランジスタＱ１４．Ｑ
１５のコレクタ電流とはほぼ等しくなり、トランジスタ
Ｑ１７のベース電流はトランジスタＱ１４のコレクタ電
流により供給されるので、トランジスタＱｌ。
Ｑ２Ｂで構成されるカレントミラー回路により、トラン
ジスタＱ１６のコレクタ電流にほぼ等しい電流がトラン
ジスタＱ１７のコレクタに流れる。また、トランジスタ
Ｑ２２．Ｑ２Ｂのベース電流とトランジスタＱ１４．Ｑ
１５のコレクタ電流とはほぼ等しくなり、トランジスタ
Ｑ１７のベース電流はトランジスタＱ１４のコレクタ電
流により供給されるので、トランジスタＱｌ。
Ｑ２のコレクタに流れる電流はほぼ等しくなり、電流オ
フセットが良くとれている。
フセットが良くとれている。
最大出力電圧振幅の範囲は、信号出力端子ｖｏｕｔのハ
イ側の電圧Ｖ ＋ Ｖ ５ａｔＱ２１から信号出力端
子ＶＯＵＴのロー側の電圧Ｖ −＋ Ｖ ａａｔＱ１９
までとなる。ただし、ＶｓａｔＱ２１はトランジスタＱ
２１のコレクタ・エミッタ間飽和電圧、ＶｍａｔＱ＋９
はトランジスタＱ１９のコレクタ・エミッタ間飽和電圧
である。
イ側の電圧Ｖ ＋ Ｖ ５ａｔＱ２１から信号出力端
子ＶＯＵＴのロー側の電圧Ｖ −＋ Ｖ ａａｔＱ１９
までとなる。ただし、ＶｓａｔＱ２１はトランジスタＱ
２１のコレクタ・エミッタ間飽和電圧、ＶｍａｔＱ＋９
はトランジスタＱ１９のコレクタ・エミッタ間飽和電圧
である。
従って、最大出力電圧振幅は従来に比べてＶＢＨの約２
倍分だけ大きくとれることになる。また、出力電流はト
ランジスタＱ２１とＱ１９とに半周期ずつ流れるＢ級増
幅を行っているので最大出力電流振幅を大きくとれる。
倍分だけ大きくとれることになる。また、出力電流はト
ランジスタＱ２１とＱ１９とに半周期ずつ流れるＢ級増
幅を行っているので最大出力電流振幅を大きくとれる。
第２図は本発明の差動振幅回路の別の実施例の回路図で
ある。第２図に示す実施例では、第１図に示す実施例に
おいてトランジスタＱ１４のコレクタをトランジスタＱ
５のエミッタに接続し、トランジスタＱ４のエミッタと
正電源端子■。どの間に抵抗Ｒ２を接続し、トランジス
タＱ６のエミッタと正電源端子Ｖ＋との間に抵抗Ｒ３を
接続することにより構成される。
ある。第２図に示す実施例では、第１図に示す実施例に
おいてトランジスタＱ１４のコレクタをトランジスタＱ
５のエミッタに接続し、トランジスタＱ４のエミッタと
正電源端子■。どの間に抵抗Ｒ２を接続し、トランジス
タＱ６のエミッタと正電源端子Ｖ＋との間に抵抗Ｒ３を
接続することにより構成される。
ここで、第２図の実施例の動作条件として、抵抗Ｒ２，
Ｒ３は Ｔ ＥＱ６ Ｒ３＋ ＶＢＥＱ６＞ ＶＢＥＱ２２ ＋
ＶｍａｔＱ１４となる条件を満たす抵抗値を設定する
。ただし、Ｉ ＥＱ６はトランジスタＱ６のエミッタ電
流、ＶＢεＱ２２はトランジスタＱ２２のベース・エミ
ッタ電圧、Ｖｓａｔｏ１４はトランジスタＱ１４のコレ
クタ・エミッタ間飽和電圧である。
Ｒ３は Ｔ ＥＱ６ Ｒ３＋ ＶＢＥＱ６＞ ＶＢＥＱ２２ ＋
ＶｍａｔＱ１４となる条件を満たす抵抗値を設定する
。ただし、Ｉ ＥＱ６はトランジスタＱ６のエミッタ電
流、ＶＢεＱ２２はトランジスタＱ２２のベース・エミ
ッタ電圧、Ｖｓａｔｏ１４はトランジスタＱ１４のコレ
クタ・エミッタ間飽和電圧である。
第１図の実施例ではトランジスタＱ１４のコレクタから
直接トランジスタＱ１７のベース電流を供給していたが
、第２図のようにトランジスタＱ５のエミッタにトラン
ジスタＱ１４のコレクタ電流を供給することによっても
、第１図の実施例と同様にトランジスタＱ１およびＱ２
のコレクタ電流オフセットを低減する効果は同じである
。また、最大出力電圧振幅及び最大出力電流振幅につい
ても、第２図の実施例は第１図の実施例と同様に大きく
とれるという効果がある。
直接トランジスタＱ１７のベース電流を供給していたが
、第２図のようにトランジスタＱ５のエミッタにトラン
ジスタＱ１４のコレクタ電流を供給することによっても
、第１図の実施例と同様にトランジスタＱ１およびＱ２
のコレクタ電流オフセットを低減する効果は同じである
。また、最大出力電圧振幅及び最大出力電流振幅につい
ても、第２図の実施例は第１図の実施例と同様に大きく
とれるという効果がある。
以上説明したように本発明の差動増幅回路によれば、差
動接続された１対のトランジスタの電流オフセットを減
少させ、かつ、最大出力電圧振幅および最大出力電流振
幅の大きい差動増幅回路を提供することができるという
効果がある。
動接続された１対のトランジスタの電流オフセットを減
少させ、かつ、最大出力電圧振幅および最大出力電流振
幅の大きい差動増幅回路を提供することができるという
効果がある。
第１図は本発明の一実施例の回路図、第２図は本発明の
別の実施例の回路図、第３図は差動増幅回路の従来の代
表的な回路図である。 Ｑ１〜Ｑ２３・・・トランジスタ、Ｒ１〜Ｒ３・・・抵
抗、■や・・・正電源端子、■−・・・負電源端子、Ｖ
ＩＮＩ ＋ Ｖ ＩＮ２・・・信号入力端子、ＶＯＵ↑
・・・信号出力端子、Ｖ ｒ ｅ ｆ・・・基準電源端
子。
別の実施例の回路図、第３図は差動増幅回路の従来の代
表的な回路図である。 Ｑ１〜Ｑ２３・・・トランジスタ、Ｒ１〜Ｒ３・・・抵
抗、■や・・・正電源端子、■−・・・負電源端子、Ｖ
ＩＮＩ ＋ Ｖ ＩＮ２・・・信号入力端子、ＶＯＵ↑
・・・信号出力端子、Ｖ ｒ ｅ ｆ・・・基準電源端
子。
Claims (1)
- 第１および第２のトランジスタ（Ｑ１およびＱ２）のエ
ミッタを第１の定電流源（Ｑ１２）に接続し、前記第１
のトランジスタのベースを第１の信号入力端子に、前記
第２のトランジスタのベースを第２の信号入力端子にそ
れぞれ接続し、複数のトランジスタから構成されて１対
の入力および出力端子を備えたカレントミラー回路の入
力端子を前記第１のトランジスタのコレクタに接続し、
出力端子を前記第２のトランジスタのコレクタに接続し
た差動増幅回路において、ベースを前記カレントミラー
回路の出力端子に接続し、コレクタを第１の逆導電性ト
ランジスタ（Ｑ１８）のコレクタとベースとの共通接続
点に接続し、エミッタを電圧降下素子（Ｒ１）に接続し
た第３のトランジスタ（Ｑ１７）と、ベースをこの第３
のトランジスタのコレクタに接続し、コレクタを負電源
端子に接続した第２の逆導電性トランジスタ（Ｑ１９）
と、コレクタとベースとを共通接続し、エミッタを前記
第１の逆導電性トランジスタのエミッタに接続した第４
のトランジスタ（Ｑ２０）と、ベースをこの第４のトラ
ンジスタのコレクタに接続し、コレクタを正電源端子に
接続し、エミッタを前記第２の逆導電性トランジスタの
エミッタに接続した第５のトランジスタ（Ｑ２１）と、
エミッタを前記正電源端子に接続し、コレクタを前記第
５のトランジスタのベースに接続した第３の逆導電性ト
ランジスタ（Ｑ２３）と、エミッタを前記正電源端子に
接続し、コレクタを第２の定電流源（Ｑ１６）に接続し
た第４の逆導電性トランジスタ（Ｑ２２）と、ベースを
この第４の逆導電性トランジスタのコレクタに接続し、
エミッタを同じく第４の逆導電性トランジスタのベース
に接続し、コレクタを基準電位に接続した第５の逆導電
性トランジスタ（Ｑ１５）と、ベースを前記第４の逆導
電性トランジスタのコレクタに接続し、エミッタを同じ
く第４の逆導電性トランジスタのベースに接続し、コレ
クタを前記第３のトランジスタのベースに接続した第６
の逆導電性トランジスタ（Ｑ１４）とを備え、前記第５
のトランジスタのエミッタを信号出力端子に接続するこ
とを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108604A JPH01278108A (ja) | 1988-04-28 | 1988-04-28 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63108604A JPH01278108A (ja) | 1988-04-28 | 1988-04-28 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01278108A true JPH01278108A (ja) | 1989-11-08 |
Family
ID=14489012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63108604A Pending JPH01278108A (ja) | 1988-04-28 | 1988-04-28 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01278108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471174A (en) * | 1994-12-05 | 1995-11-28 | Motorola, Inc. | Amplifier having an output stage with bias current cancellation |
| US5705952A (en) * | 1995-08-30 | 1998-01-06 | Nec Corporation | Operational amplifier circuit |
-
1988
- 1988-04-28 JP JP63108604A patent/JPH01278108A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471174A (en) * | 1994-12-05 | 1995-11-28 | Motorola, Inc. | Amplifier having an output stage with bias current cancellation |
| US5705952A (en) * | 1995-08-30 | 1998-01-06 | Nec Corporation | Operational amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3118393B2 (ja) | 差動増幅回路 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US5132640A (en) | Differential current amplifier circuit | |
| US5162751A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| EP0156410A1 (en) | Amplifier arrangement | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| US4137506A (en) | Compound transistor circuitry | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP3380927B2 (ja) | オペアンプ | |
| JP3733188B2 (ja) | パワーアンプ | |
| CN120428803A (zh) | 一种运算放大电路 | |
| JPH04229709A (ja) | 差動増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH06140844A (ja) | 電流増幅回路 |