JPH01280347A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01280347A JPH01280347A JP63110992A JP11099288A JPH01280347A JP H01280347 A JPH01280347 A JP H01280347A JP 63110992 A JP63110992 A JP 63110992A JP 11099288 A JP11099288 A JP 11099288A JP H01280347 A JPH01280347 A JP H01280347A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- oxide film
- film
- electrode
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。
ダイナミック・ランダム・アクセス・メモリの如く構成
要素として容量を具備した半導体装置に於ては、容量部
の面積を極力小さくすることが上記半導体装置の高密度
化を進める上で重要である。
要素として容量を具備した半導体装置に於ては、容量部
の面積を極力小さくすることが上記半導体装置の高密度
化を進める上で重要である。
容量部の占める面積を小さくするためには、従来のＳｉ
Ｏ□やＳｉ３Ｎ４よりも大きな誘電率を持つ誘電体材料
を用いるのが有利であり、このためＴａ酸化物、Ｔｉ酸
化物、 Ｚｒ酸化物、 Ｉｆ酸化物などからなる金属酸
化膜、さらにはＢａＴｉＯ３の如き強誘電体材料からな
る膜を用いることが試みられている。これら誘電体膜を
形成する方法としては、 （１）Ｔａ、Ｔｉ、Ｚｒ、Ｈｆなどの金属材料をターゲ
ットとしてスパッタ蒸着法により基板表面に金属膜を形
成した後にこれを酸化する方法、 （２）スパッタ蒸着を酸素雰囲気中で行い、基板上に金
属酸化物として堆積する手法、 （３）ＣＶＤ法により基板上に金属酸化膜を堆積する方
法、 などが用いられる。
Ｏ□やＳｉ３Ｎ４よりも大きな誘電率を持つ誘電体材料
を用いるのが有利であり、このためＴａ酸化物、Ｔｉ酸
化物、 Ｚｒ酸化物、 Ｉｆ酸化物などからなる金属酸
化膜、さらにはＢａＴｉＯ３の如き強誘電体材料からな
る膜を用いることが試みられている。これら誘電体膜を
形成する方法としては、 （１）Ｔａ、Ｔｉ、Ｚｒ、Ｈｆなどの金属材料をターゲ
ットとしてスパッタ蒸着法により基板表面に金属膜を形
成した後にこれを酸化する方法、 （２）スパッタ蒸着を酸素雰囲気中で行い、基板上に金
属酸化物として堆積する手法、 （３）ＣＶＤ法により基板上に金属酸化膜を堆積する方
法、 などが用いられる。
Ｔａ酸化物、Ｔｉ酸化物などの金属酸化物からなる膜を
単結晶シリコン上あるいは多結晶シリコンの電極上に形
成すると、本来得られるべき高い容量値が低下してしま
うという欠点がある。この現象は、特に金属酸化膜の膜
厚が薄いはど順著となる。この原因は、金属酸化膜とシ
リコンまたは多結晶シリコン電極との間に５ｉｎ）＜の
如き誘電率の低い遷移層（比誘電率４程度）が形成され
ることによる。即ち、観察される容量値は金属酸化膜の
容量と遷移層の容量との直列接続された値になり、金属
酸化膜の膜厚が薄く等該膜の容量が大きい場合には、観
察される容量値は容量の小さな遷移層の容量に大きく支
配されるからである。
単結晶シリコン上あるいは多結晶シリコンの電極上に形
成すると、本来得られるべき高い容量値が低下してしま
うという欠点がある。この現象は、特に金属酸化膜の膜
厚が薄いはど順著となる。この原因は、金属酸化膜とシ
リコンまたは多結晶シリコン電極との間に５ｉｎ）＜の
如き誘電率の低い遷移層（比誘電率４程度）が形成され
ることによる。即ち、観察される容量値は金属酸化膜の
容量と遷移層の容量との直列接続された値になり、金属
酸化膜の膜厚が薄く等該膜の容量が大きい場合には、観
察される容量値は容量の小さな遷移層の容量に大きく支
配されるからである。
シリコンと金属酸化膜との界面に遷移層が形成される理
由は、金属酸化膜が酸素を放出し易い（還元され易い）
性質を持ち、シリコンの如き酸化され易い活性な物質に
接すると酸素を放出する結果、界面に５ｉｎ）（層が形
成されるものである。この遷移層の膜厚は、透過型電子
頂微鏡による高解像度の断面観察によれば、２０〜３５
人と極めて薄い。しかし、例えば、比誘電率２５、膜厚
１００人の金属酸化膜を形成した場合には、観察される
容量値は遷移層の無い場合に比べ４５％以下になってし
まう。従って、シリコン上に金属酸化膜を形成した場合
には、金属酸化膜が本来有する誘電率の高い膜としての
性質を生ずことは出来ないという問題がある。
由は、金属酸化膜が酸素を放出し易い（還元され易い）
性質を持ち、シリコンの如き酸化され易い活性な物質に
接すると酸素を放出する結果、界面に５ｉｎ）（層が形
成されるものである。この遷移層の膜厚は、透過型電子
頂微鏡による高解像度の断面観察によれば、２０〜３５
人と極めて薄い。しかし、例えば、比誘電率２５、膜厚
１００人の金属酸化膜を形成した場合には、観察される
容量値は遷移層の無い場合に比べ４５％以下になってし
まう。従って、シリコン上に金属酸化膜を形成した場合
には、金属酸化膜が本来有する誘電率の高い膜としての
性質を生ずことは出来ないという問題がある。
上記した遷移層の問題を改善する一つの手段として、酸
化され易いシリコンの代りに活性度のより低い電極材料
膜の上に金属酸化膜を設けることが行われている。即ち
、シリコン基板上に一旦ＷＳｉ２．ＭｏＳｉ２．ＴｉＳ
ｉ２の如き金属珪化物膜を設けた後に、金属酸化膜を形
成するものである。しかし、金属珪化物は組成としてシ
リコンが含まれるため、金属酸化膜との反応を防止する
ためには膜形成後のプロセスを３５０℃以下の温度に抑
える必要がある。このような限定された条件では、半導
体装置を作る上で制約が大きく、応用が限定されてしま
う欠点を持っていた。
化され易いシリコンの代りに活性度のより低い電極材料
膜の上に金属酸化膜を設けることが行われている。即ち
、シリコン基板上に一旦ＷＳｉ２．ＭｏＳｉ２．ＴｉＳ
ｉ２の如き金属珪化物膜を設けた後に、金属酸化膜を形
成するものである。しかし、金属珪化物は組成としてシ
リコンが含まれるため、金属酸化膜との反応を防止する
ためには膜形成後のプロセスを３５０℃以下の温度に抑
える必要がある。このような限定された条件では、半導
体装置を作る上で制約が大きく、応用が限定されてしま
う欠点を持っていた。
本発明の半導体装置は、シリコン層上または金属珪化物
から成る電極層上に設けられた導電性金属酸化膜と、該
導電性金属酸化膜上に設けられた絶縁性金属酸化物から
成る誘電体膜と、該誘電体膜上に設けられた電極とで構
成される容量を含んで構成される。
から成る電極層上に設けられた導電性金属酸化膜と、該
導電性金属酸化膜上に設けられた絶縁性金属酸化物から
成る誘電体膜と、該誘電体膜上に設けられた電極とで構
成される容量を含んで構成される。
第１図は本発明の第１の実施例の断面図である。
シリコン基板１の表面に周知の技術を用いて選択的に絶
縁膜２を設け、次に熱拡散またはイオン打込みの技術を
用いて高濃度不純物領域３を形成する。次に、ＴｉＯ２
膜またはＴｉＯ□と５ｎ０２の混合膜などの導電性を有
する金属酸化膜４を、スパッタ蒸着法あるいは気相成長
法などの手法を用いて形成する。この導電性金属酸化膜
４の好ましい膜厚は２０〜１１００ｎである０次に、周
知の技術を用いて導電性金属酸化膜４を選択的にエツチ
ングし、所望の領域に膜を残す。次に、Ｔａ２０ｑ、Ｚ
ｒＯ□。
縁膜２を設け、次に熱拡散またはイオン打込みの技術を
用いて高濃度不純物領域３を形成する。次に、ＴｉＯ２
膜またはＴｉＯ□と５ｎ０２の混合膜などの導電性を有
する金属酸化膜４を、スパッタ蒸着法あるいは気相成長
法などの手法を用いて形成する。この導電性金属酸化膜
４の好ましい膜厚は２０〜１１００ｎである０次に、周
知の技術を用いて導電性金属酸化膜４を選択的にエツチ
ングし、所望の領域に膜を残す。次に、Ｔａ２０ｑ、Ｚ
ｒＯ□。
）ｉｆ０２またはＢａＴｉＯ３の如き絶縁性を有する金
属酸化膜５をスパッタ蒸着法あるいは気相成長法などの
手法を用いて形成する。次に、電極６を所望の領域に形
成し、本発明になる容量が形成される。
属酸化膜５をスパッタ蒸着法あるいは気相成長法などの
手法を用いて形成する。次に、電極６を所望の領域に形
成し、本発明になる容量が形成される。
なお、上記した構造の容量において、高濃度不純物領域
３の導電型はシリコン基板１と逆型であっても、あるい
は同型であっても良く、その選択は自由である。さらに
、高濃度不純物領域３を設けずに、直接シリコン基板１
に接触せしめても良い。
３の導電型はシリコン基板１と逆型であっても、あるい
は同型であっても良く、その選択は自由である。さらに
、高濃度不純物領域３を設けずに、直接シリコン基板１
に接触せしめても良い。
第２図は本発明の第２の実施例の断面図である。
第１の実施例では、導電性金属酸化膜４を高濃度不純物
領域３の表面及び絶縁膜２の表面の一部に設けたが、第
２の実施例では高濃度不純物領域３の表面にのみ設けた
。このようにしても、シリコン基板との間に遷移層を形
成しないという点で第１の実施例と同じである。
領域３の表面及び絶縁膜２の表面の一部に設けたが、第
２の実施例では高濃度不純物領域３の表面にのみ設けた
。このようにしても、シリコン基板との間に遷移層を形
成しないという点で第１の実施例と同じである。
第３図は本発明の第３の実施例の断面図である。
この実施例は、高濃度不純物領域３と絶縁膜２の一部の
上に多結晶シリコンの電極７を設け、その上に導電性金
属酸化膜４、絶縁性金属酸化膜５、電極６を設けたもの
である。
上に多結晶シリコンの電極７を設け、その上に導電性金
属酸化膜４、絶縁性金属酸化膜５、電極６を設けたもの
である。
導電性金属酸化膜４は多結晶シリコンの電極７に接触し
ているため、電極７に印加された電圧が導電性酸化膜４
にそのまま印加される。
ているため、電極７に印加された電圧が導電性酸化膜４
にそのまま印加される。
第４図は本発明の第４の実施例の断面図である。
この実施例は本発明をＤ ＲＡ Ｍ （Ｄｙｎａｍｉｃ
ＲａｎｄｏｔｒｃＡｃｃｅｓｓ Ｍｅｍｏｒｙ）に適
用した例である。
ＲａｎｄｏｔｒｃＡｃｃｅｓｓ Ｍｅｍｏｒｙ）に適
用した例である。
高濃度不純物領域３ａ、３ｂをソース・ドレイン領域、
ワード線１０をゲート電極とするＦＥＴに本発明にかか
る容量が接続される。容量は、導電性金属酸化膜４と絶
縁性金属酸化膜５と電極７とで構成される。導電性金属
酸化膜４は高濃度不純物領域３ｂに接しているので、高
濃度不純物領域３ｂに印加された電圧は導電性金属酸化
膜にそのまま印加される。
ワード線１０をゲート電極とするＦＥＴに本発明にかか
る容量が接続される。容量は、導電性金属酸化膜４と絶
縁性金属酸化膜５と電極７とで構成される。導電性金属
酸化膜４は高濃度不純物領域３ｂに接しているので、高
濃度不純物領域３ｂに印加された電圧は導電性金属酸化
膜にそのまま印加される。
第５図は本発明の第５の実施例の断面図である。
この実施例は、ＤＲＡＭと第３の実施例とを組合せたも
ので、高濃度不純物領域３ｂと導電性金属酸化膜４との
間に多結晶シリコンの電８ｉ！７を設けている。それ以
外は第４の実施例と同じである。
ので、高濃度不純物領域３ｂと導電性金属酸化膜４との
間に多結晶シリコンの電８ｉ！７を設けている。それ以
外は第４の実施例と同じである。
第６図は本発明の第６の実施例の断面図である。
この実施例は、容量値を大きくするために溝を堀ってそ
こに容量を設けたＤＲＡＭに本発明を適用した例である
。溝の内壁に沿って高濃度不純物３ｃが形成され、その
上に導電性金属酸化膜４、絶縁性金属酸化膜５、電極６
が形成されて容量を構成する。それ以外は第４の実施例
と同じである。
こに容量を設けたＤＲＡＭに本発明を適用した例である
。溝の内壁に沿って高濃度不純物３ｃが形成され、その
上に導電性金属酸化膜４、絶縁性金属酸化膜５、電極６
が形成されて容量を構成する。それ以外は第４の実施例
と同じである。
以上説明したように本発明は、酸°素に対して活性なシ
リコン基板、多結晶シリコンの電極及び珪化物の電極の
表面に一旦導電性を有する金属酸化膜を設けた後に絶縁
性を有する金属酸化膜を設ける構造にしたので、５ｉｎ
Ｘの如き遷移層の形成による容量の低下が防止できる効
果がある。また、本発明にかかる容量は、誘電体として
の金属酸化膜および導電性を有する金属酸化膜とも酸化
物であるため、耐熱性にも優れており、６００”Ｃでも
電気特性に変化は見られないという信頼性向上の効果も
ある。
リコン基板、多結晶シリコンの電極及び珪化物の電極の
表面に一旦導電性を有する金属酸化膜を設けた後に絶縁
性を有する金属酸化膜を設ける構造にしたので、５ｉｎ
Ｘの如き遷移層の形成による容量の低下が防止できる効
果がある。また、本発明にかかる容量は、誘電体として
の金属酸化膜および導電性を有する金属酸化膜とも酸化
物であるため、耐熱性にも優れており、６００”Ｃでも
電気特性に変化は見られないという信頼性向上の効果も
ある。
第１図乃至第６図はそれぞれ本発明の第１乃至第６の実
施例の断面図である。 １・・・シリコン基板、２・・・絶縁膜、３．３ａ。 ３ｂ、３ｃ・・・高濃度不純物領域、４・・・導電性金
属酸化膜、５・・・絶縁性金属酸化膜、６川電極、７・
・・電極、８・・・ゲート絶縁膜、９・・・絶縁膜、１
ｏ・・・ワード線、１］・・・ビット線。 代理人 弁理士 内 原 音 第乙図
施例の断面図である。 １・・・シリコン基板、２・・・絶縁膜、３．３ａ。 ３ｂ、３ｃ・・・高濃度不純物領域、４・・・導電性金
属酸化膜、５・・・絶縁性金属酸化膜、６川電極、７・
・・電極、８・・・ゲート絶縁膜、９・・・絶縁膜、１
ｏ・・・ワード線、１］・・・ビット線。 代理人 弁理士 内 原 音 第乙図
Claims (1)
- シリコン層上または金属珪化物から成る電極層上に設け
られた導電性金属酸化膜と、該導電性金属酸化膜上に設
けられた絶縁性金属酸化物から成る誘電体膜と、該誘電
体膜上に設けられた電極とで構成される容量を含むこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110992A JPH01280347A (ja) | 1988-05-06 | 1988-05-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110992A JPH01280347A (ja) | 1988-05-06 | 1988-05-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01280347A true JPH01280347A (ja) | 1989-11-10 |
Family
ID=14549655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110992A Pending JPH01280347A (ja) | 1988-05-06 | 1988-05-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01280347A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192871A (en) * | 1991-10-15 | 1993-03-09 | Motorola, Inc. | Voltage variable capacitor having amorphous dielectric film |
| JPH0766300A (ja) * | 1993-08-09 | 1995-03-10 | Internatl Business Mach Corp <Ibm> | キャパシタおよびその作製方法 |
| KR100390849B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 하프늄산화막을 구비하는 캐패시터의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222468A (ja) * | 1988-03-02 | 1989-09-05 | Toshiba Corp | 半導体装置用キャパシタ |
-
1988
- 1988-05-06 JP JP63110992A patent/JPH01280347A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01222468A (ja) * | 1988-03-02 | 1989-09-05 | Toshiba Corp | 半導体装置用キャパシタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192871A (en) * | 1991-10-15 | 1993-03-09 | Motorola, Inc. | Voltage variable capacitor having amorphous dielectric film |
| WO1993008610A1 (en) * | 1991-10-15 | 1993-04-29 | Motorola, Inc. | Voltage variable capacitor having amorphous dielectric film |
| JPH0766300A (ja) * | 1993-08-09 | 1995-03-10 | Internatl Business Mach Corp <Ibm> | キャパシタおよびその作製方法 |
| KR100390849B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 하프늄산화막을 구비하는 캐패시터의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744093B2 (en) | Multilayer electrode for a ferroelectric capacitor | |
| US5489548A (en) | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers | |
| US5811851A (en) | Pre-oxidizing high-dielectric-constant material electrodes | |
| US4959745A (en) | Capacitor and method for producing the same | |
| JPS58220457A (ja) | 誘電体材料の形成方法 | |
| US20010021589A1 (en) | Method to form silicates as high dielectric constant materials | |
| JPS6349907B2 (ja) | ||
| KR100319571B1 (ko) | 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정 | |
| TWI700714B (zh) | 鐵電組件及形成鐵電組件之方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JPH02226754A (ja) | 半導体集積回路用キャパシタ | |
| KR20010021015A (ko) | 반도체 장치 및 집적회로 장치의 제조 방법 | |
| JP3504058B2 (ja) | 薄膜キャパシタおよび半導体記憶装置 | |
| EP0077200B1 (en) | Producing insulating layers in semiconductor devices | |
| JP2002353422A (ja) | 高誘電率材料を有するｍｆｍｏｓキャパシタおよびその製造方法 | |
| JPH01280347A (ja) | 半導体装置 | |
| US20030207528A1 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| JP3182889B2 (ja) | 強誘電体装置 | |
| JPH0260157A (ja) | 半導体装置 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| JPH0553069B2 (ja) | ||
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JP2000208742A (ja) | 複合酸化物誘電体を有する集積回路デバイス | |
| JP3468200B2 (ja) | 半導体装置 |