JPH01284021A - 広帯域ｐｌｌシンセサイザ周波数変調方式 - Google Patents
広帯域ｐｌｌシンセサイザ周波数変調方式Info
- Publication number
- JPH01284021A JPH01284021A JP63112973A JP11297388A JPH01284021A JP H01284021 A JPH01284021 A JP H01284021A JP 63112973 A JP63112973 A JP 63112973A JP 11297388 A JP11297388 A JP 11297388A JP H01284021 A JPH01284021 A JP H01284021A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- frequency
- circuit
- gain adjustment
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＰＬＬシンセサイザの周波数変調方式（従来の
技術） 周知のように、ＰＬＬシンセサイザは、基準周波数発振
源からの周波数信号を受ける位相比較器とループフィル
タと電圧制御発振器（以下、ＶＣＯと呼ぶ）及びこのｖ
ＣＯの出力を位相比較器に帰還するための分周器とを含
むＰＬＬ回路を構成要素とする。ＰＬＬシンセサイザの
周波数変調方式としては、ＰＬＬ回路の一箇所、例えば
ｖＣＯ１基準周波数発振源に変調信号を加えるのが一般
的である。
技術） 周知のように、ＰＬＬシンセサイザは、基準周波数発振
源からの周波数信号を受ける位相比較器とループフィル
タと電圧制御発振器（以下、ＶＣＯと呼ぶ）及びこのｖ
ＣＯの出力を位相比較器に帰還するための分周器とを含
むＰＬＬ回路を構成要素とする。ＰＬＬシンセサイザの
周波数変調方式としては、ＰＬＬ回路の一箇所、例えば
ｖＣＯ１基準周波数発振源に変調信号を加えるのが一般
的である。
（発明が解決しようとする課題）
しかしながら、上記方式では、変調周波数対周波数閾移
の特性が平坦にならない。このため、低域周波数から高
域周波数まで平坦特性を要求されるデジタル信号の変調
等には適していない、すなわち、上述のＶＣＯに直接周
波数変調をかける方式においては、ループの自然角周波
数ω、以下の変調信号周波数では周波数偏移が低下する
。一方、上述の基準周波数発振源に直接周波数変調をか
ける方式においては、自然角周波数０１以上の変調信号
周波数で周波数偏移が低下してしまう。
の特性が平坦にならない。このため、低域周波数から高
域周波数まで平坦特性を要求されるデジタル信号の変調
等には適していない、すなわち、上述のＶＣＯに直接周
波数変調をかける方式においては、ループの自然角周波
数ω、以下の変調信号周波数では周波数偏移が低下する
。一方、上述の基準周波数発振源に直接周波数変調をか
ける方式においては、自然角周波数０１以上の変調信号
周波数で周波数偏移が低下してしまう。
それ故、本発明の技術的課題は、ＰＬＬ回路の１箇所に
変調をかける方法でも、変調信号周波数に無関係に周波
数偏移を一定、平坦にすることのできる広帯域ＰＬＬシ
ンセサイザの周波数変調方式を堤供することにある。
変調をかける方法でも、変調信号周波数に無関係に周波
数偏移を一定、平坦にすることのできる広帯域ＰＬＬシ
ンセサイザの周波数変調方式を堤供することにある。
本発明の他の技術的課題は、ＶＣＯの発振周波数、すな
わちキャリア周波数（言い換えれば分周数）やＶＣＯ利
得に無関係に周波数偏移を一定にし、広帯域化を実現で
きるようにすることにある。
わちキャリア周波数（言い換えれば分周数）やＶＣＯ利
得に無関係に周波数偏移を一定にし、広帯域化を実現で
きるようにすることにある。
（課題を解決するための手段）
第１の発明によれば、位相比較器とループフィルタと利
得ＫｖのｖＣＯとこのｖＣＯの出力を分周数Ｎの分周器
を通して前記位相比較器に帰還する回路とを含むＰＬＬ
回路と、該ＰＬＬ回路の変属特性と逆数の関係にある伝
達関数を有し変調信号を処理する等化手段と、この等化
手段の出力と前記位相比較器の出力とを加算して前記ル
ープフィルタに供給する第１の加算手段とを含み、前記
等化手段は、前記変調信号を入力とする第１．第２の利
得調整回路とこれらの利得調整回路にそれぞれ接続され
た第１．第２の等化器とを含み、前記第１の利得調整回
路の利得を前記利得Ｋｖに反比例するよう制御すると共
に、前記第２の利得調整回路の利得を前記分周数Ｎに反
比例するよう制御するようにしたことを特徴とする広帯
域ＰＬＬシンセサイザ周波数変調方式が得られる。
得ＫｖのｖＣＯとこのｖＣＯの出力を分周数Ｎの分周器
を通して前記位相比較器に帰還する回路とを含むＰＬＬ
回路と、該ＰＬＬ回路の変属特性と逆数の関係にある伝
達関数を有し変調信号を処理する等化手段と、この等化
手段の出力と前記位相比較器の出力とを加算して前記ル
ープフィルタに供給する第１の加算手段とを含み、前記
等化手段は、前記変調信号を入力とする第１．第２の利
得調整回路とこれらの利得調整回路にそれぞれ接続され
た第１．第２の等化器とを含み、前記第１の利得調整回
路の利得を前記利得Ｋｖに反比例するよう制御すると共
に、前記第２の利得調整回路の利得を前記分周数Ｎに反
比例するよう制御するようにしたことを特徴とする広帯
域ＰＬＬシンセサイザ周波数変調方式が得られる。
第２の発明では、前記第１の加算手段の代わりとして等
化手段の出力と前記ループフィルタの出力とを加算して
前記■Ｃｏに供給する第２の加算手段を用い、等化手段
としては、前記変調信号を入力とする第１．第２の利得
調整回路と該第２の利得調整回路に接続された第３の等
化器とを含むものを用い、前記第１．第２の利得調整回
路の利得をそれぞれ、前記利得Ｋｖ、分周数Ｎに反比例
するように制御することを特徴とする。
化手段の出力と前記ループフィルタの出力とを加算して
前記■Ｃｏに供給する第２の加算手段を用い、等化手段
としては、前記変調信号を入力とする第１．第２の利得
調整回路と該第２の利得調整回路に接続された第３の等
化器とを含むものを用い、前記第１．第２の利得調整回
路の利得をそれぞれ、前記利得Ｋｖ、分周数Ｎに反比例
するように制御することを特徴とする。
更に、第３の発明では、前記等化手段として、変調信号
を処理して基準周波数発生手段に供給するようにすると
共に、その構成として前記変調信号を入力とする第１．
第２の利得調整回路と該第１の利得調整回路に接続され
た第４の等化器とを含むものを用い、前記利得調整回路
の利得をそれぞれ、前記利得Ｋｖ、分周数Ｎに反比例す
るよう制御することを特徴とする。
を処理して基準周波数発生手段に供給するようにすると
共に、その構成として前記変調信号を入力とする第１．
第２の利得調整回路と該第１の利得調整回路に接続され
た第４の等化器とを含むものを用い、前記利得調整回路
の利得をそれぞれ、前記利得Ｋｖ、分周数Ｎに反比例す
るよう制御することを特徴とする。
（実施例）
本発明をいくつかの実施例について説明する。
第１図は第１の発明の実施例の主要構成を示す。
図において、基準周波数発振器１で発生された周波数を
分周数Ｍの第１の分周器２で分周して位相比較器３に供
給する。これらの構成要素の他に、所定の低域通過特性
を有するループフィルタ４、利得ＫｖのＶＣＯ５及びＶ
ＣＯ５からの発振周波数を分周して位相比較器３に帰還
する分周数Ｎの第２の分周器６とでＰＬＬ回路を構成し
ている。
分周数Ｍの第１の分周器２で分周して位相比較器３に供
給する。これらの構成要素の他に、所定の低域通過特性
を有するループフィルタ４、利得ＫｖのＶＣＯ５及びＶ
ＣＯ５からの発振周波数を分周して位相比較器３に帰還
する分周数Ｎの第２の分周器６とでＰＬＬ回路を構成し
ている。
本実施例では、このＰＬＬ回路に変調信号を処理して加
えるために、第１の等化部９と第１の加算器１０とを設
けたことを特徴とする。すなわち、入力端子７に加えら
れた変調信号を第１の等化部９にて処理し、この第１の
等化部９の出力と位相比較器３の出力とを第１の加算器
１０で加算してループフィルタ４に供給するようにして
いる。
えるために、第１の等化部９と第１の加算器１０とを設
けたことを特徴とする。すなわち、入力端子７に加えら
れた変調信号を第１の等化部９にて処理し、この第１の
等化部９の出力と位相比較器３の出力とを第１の加算器
１０で加算してループフィルタ４に供給するようにして
いる。
本発明の技術的課題は第１の等化部９を以下に説明する
ように構成することで達成される。
ように構成することで達成される。
第１図に示す構成において、変調信号によるＰＬＬシン
セサイザとしての変調特性は次の（１）式で表わされる
。
セサイザとしての変調特性は次の（１）式で表わされる
。
へ
・・・（１）
但し、Δω。（Ｓ）：’Ｆヤリア出力周波数の周波数偏
移 ｅ。（Ｓ）：変調信号入力レベル に４ ＝位相比較器３の利得 Ｆ（ｓ） 、ループフィルタ４の伝達関数 Ｇ（ｓ） ：第１の等化部９の伝達関数Ｓ
：演算子 ここで、（１）式の右辺において、 〜 以下缶口 なる条件が成立すれば、 Δωｏ （ｓ） ＝ｅ、 ｆｓ） ・α ・
・・（３）となる、ここで、通常、変調信号入力レベル
ｅ、、（ｓ）は変調信号周波数に関係なく一定であるか
ら、周波数偏移Δω。（Ｓ）は変調信号周波数に関係な
く平坦特性を示すことになる。以下に、その実現手段に
ついて説明する。
移 ｅ。（Ｓ）：変調信号入力レベル に４ ＝位相比較器３の利得 Ｆ（ｓ） 、ループフィルタ４の伝達関数 Ｇ（ｓ） ：第１の等化部９の伝達関数Ｓ
：演算子 ここで、（１）式の右辺において、 〜 以下缶口 なる条件が成立すれば、 Δωｏ （ｓ） ＝ｅ、 ｆｓ） ・α ・
・・（３）となる、ここで、通常、変調信号入力レベル
ｅ、、（ｓ）は変調信号周波数に関係なく一定であるか
ら、周波数偏移Δω。（Ｓ）は変調信号周波数に関係な
く平坦特性を示すことになる。以下に、その実現手段に
ついて説明する。
（２）式より、
＝Ａ−Ｇｌ（Ｓ）＋Ｂ−Ｇ２（Ｓ） −（４）α
以下ポ日
Ｂ：二
となる、（４）式は、（２）式の条件を達成する手段と
して、伝達関数Ｇ （ｓ）をＡ、Ｂ、Ｇ１（ｓ）。
して、伝達関数Ｇ （ｓ）をＡ、Ｂ、Ｇ１（ｓ）。
Ｇ２（Ｓ）のそれぞれを満足する４つの回路で構成すれ
ば良いことを示している。
ば良いことを示している。
なお、必要な周波数偏移ΔωＯ（Ｓ）と供給可能な変調
信号久方レベルｅ、（ｓ）が分かれば、（３）式を満た
すべく、αは必然的に決定される。すなわち、 ところで、キャリア男カ周波数を変える場合は第２の分
周器６の分周数Ｎを変える。この時、実際にはＶＣＯ５
の利得Ｋｖも変化する。今、伝達間数Ｇ （ｓ）をある
一定の値に固定した（つまり、Ａ、Ｂを固定値にした）
状態で、キャリア出力周波数を変えると、分周数Ｎや利
得Ｋｖが変化しているので、（２）式により、α→α′
に変化してしまう、従って、（３）式より、周波数偏移
ΔωＯ（Ｓ）→Δω。（Ｓ）′に変化してしまう。
信号久方レベルｅ、（ｓ）が分かれば、（３）式を満た
すべく、αは必然的に決定される。すなわち、 ところで、キャリア男カ周波数を変える場合は第２の分
周器６の分周数Ｎを変える。この時、実際にはＶＣＯ５
の利得Ｋｖも変化する。今、伝達間数Ｇ （ｓ）をある
一定の値に固定した（つまり、Ａ、Ｂを固定値にした）
状態で、キャリア出力周波数を変えると、分周数Ｎや利
得Ｋｖが変化しているので、（２）式により、α→α′
に変化してしまう、従って、（３）式より、周波数偏移
ΔωＯ（Ｓ）→Δω。（Ｓ）′に変化してしまう。
キャリア出力周波数を変えても周波数偏移Δω。（Ｓ）
を一定に保つためには、αを一定に保てば良い。そのた
めには、（２）式において分周数Ｎや利得Ｋｖの変化に
対応させて伝達関数Ｇ （ｓ）を変化させれば良い、す
なわち、（４）式においてＡを利得Ｋｖに反比例させて
制御することでＡ−Ｋｖ＝α（一定）となるようにする
と共に、Ｂを分周数Ｎに反比例させて制御することでＢ
−Ｎ＝α（一定）となるようにすれば良い、これは、Ａ
及びＢを利得調整回路とすることで実現できる。
を一定に保つためには、αを一定に保てば良い。そのた
めには、（２）式において分周数Ｎや利得Ｋｖの変化に
対応させて伝達関数Ｇ （ｓ）を変化させれば良い、す
なわち、（４）式においてＡを利得Ｋｖに反比例させて
制御することでＡ−Ｋｖ＝α（一定）となるようにする
と共に、Ｂを分周数Ｎに反比例させて制御することでＢ
−Ｎ＝α（一定）となるようにすれば良い、これは、Ａ
及びＢを利得調整回路とすることで実現できる。
第２図は、上記の検討により導かれた伝達間数Ｇ （ｓ
）を実現する等化部９の具体的構成を示す。
）を実現する等化部９の具体的構成を示す。
第２図において、入力端子７に供給された変調１の利得
調整回路１１、利得Ｂ（＝−＞の第２の利得調整回路１
２に供給する。第１の利得調整口の等化部１４に供給す
る。第１．第２の等化部１３．１４の出力は第１の補助
加算器１５で加算して第１の加算器１０（第１図参照）
に加える。
調整回路１１、利得Ｂ（＝−＞の第２の利得調整回路１
２に供給する。第１の利得調整口の等化部１４に供給す
る。第１．第２の等化部１３．１４の出力は第１の補助
加算器１５で加算して第１の加算器１０（第１図参照）
に加える。
言うまでもなく、第１の利得調整回路１１は利得Ａが利
得Ｋｖに反比例するよう制御され、第２の利得調整回路
１２は利得Ｂが分周数Ｎに反比例するよう制御される。
得Ｋｖに反比例するよう制御され、第２の利得調整回路
１２は利得Ｂが分周数Ｎに反比例するよう制御される。
このような構成により広帯域のキャリア出力周波数に対
しても周波数偏移を一定に保つことができる。なお、第
１の補助加算器１５は、第１の加算器１０にその機能を
持たせることで省略しても良い。
しても周波数偏移を一定に保つことができる。なお、第
１の補助加算器１５は、第１の加算器１０にその機能を
持たせることで省略しても良い。
第３図は第２の発明の実施例の主要構成を示し、第１図
と同じ構成要素には同一番号を付している。
と同じ構成要素には同一番号を付している。
この実施例では、入力端子７に加えられた変調信号を第
２の等化部１６にて処理し、この第２の等化部１６の出
力とループフィルタ４の出力とを第２の加算器１７で加
算してＶＣＯ５に供給するようにしている。
２の等化部１６にて処理し、この第２の等化部１６の出
力とループフィルタ４の出力とを第２の加算器１７で加
算してＶＣＯ５に供給するようにしている。
第２の等化部１６は以下の説明にもとづいて構成される
。
。
ＰＬＬシンセサイザとしての変調特性は次の（６）式で
表わされる。
表わされる。
へ
第１実施例と同様、（６）式の右辺において、へ
なる条件が成立すれば、
Δωｏ （Ｓ） ＝ ｅ −（Ｓ） ・α
・、−（８）となり、周波数偏移Δω。（ｓ）を平坦に
することができる。
・、−（８）となり、周波数偏移Δω。（ｓ）を平坦に
することができる。
（７）式を書きかえると、
＝Ａ＋Ｂ −Ｇ２ （Ｓ） ・Ｆ （ｓ）＝Ａ＋Ｂ−
Ｈ＋ （Ｓ） ・・・ （９）但し、Ｈｌ （Ｓ）
＝Ｇ２ （ｓ） −Ｆ（ｓ）となる。伝達関数Ｈ（
ｓ）を得るために、Ａ、Ｂ。
Ｈ＋ （Ｓ） ・・・ （９）但し、Ｈｌ （Ｓ）
＝Ｇ２ （ｓ） −Ｆ（ｓ）となる。伝達関数Ｈ（
ｓ）を得るために、Ａ、Ｂ。
Ｈ，（ｓ）をそれぞれ満足する３つの回路で第２の等化
部１６を構成する。
部１６を構成する。
第４図はこのような第２の等化部１６の構成を示す。
第４図において、２分岐した変調信号をそれぞれ、第１
．第２の利得調整回路１１．１２に加え、第２の利得調
整回路１２の出力のみ伝達関数Ｈ１（Ｓ） （＝ Ｆ
（ｓ） ・Ｇ２（ｓ））の第３の等化部１８を通す
、第１の利得調整回路１１の出力と第３の等化部１８の
出力とを第２の補助加算器１９で加算して第２の加算器
１７に供給している。勿論、第１の実施例と同じ理由で
第２の補助加算器１９を省略しても良い。
．第２の利得調整回路１１．１２に加え、第２の利得調
整回路１２の出力のみ伝達関数Ｈ１（Ｓ） （＝ Ｆ
（ｓ） ・Ｇ２（ｓ））の第３の等化部１８を通す
、第１の利得調整回路１１の出力と第３の等化部１８の
出力とを第２の補助加算器１９で加算して第２の加算器
１７に供給している。勿論、第１の実施例と同じ理由で
第２の補助加算器１９を省略しても良い。
第５図は第３の発明の主要構成を示す、この実施例では
、基準周波数発振器として変調可能な発振器１′を用い
るようにしている。入力端子７に加えられた変調信号を
第３の等化部２０で処理し、この第３の等化部２０の出
力を基準周波数発振器１′に加える。
、基準周波数発振器として変調可能な発振器１′を用い
るようにしている。入力端子７に加えられた変調信号を
第３の等化部２０で処理し、この第３の等化部２０の出
力を基準周波数発振器１′に加える。
ＰＬＬシンセサイザとしての変調特性は次の（１０）式
で表わされる。
で表わされる。
臥下弦日
Δω。（Ｓ）
なお、Ｒ（Ｓ） ：第３の等化部２０の伝達関数ＫＲ
：基準周波数発振器１′の変調感 度 （１０）式において、 Δω。（３）＝Ｃ、（ｓ） ・α ・・・（１
２）となり、変調特性を平坦にすることができる。
：基準周波数発振器１′の変調感 度 （１０）式において、 Δω。（３）＝Ｃ、（ｓ） ・α ・・・（１
２）となり、変調特性を平坦にすることができる。
＝Ｃ・ ［Ａ−Ｒ＋ （ｓ） ＋ Ｂ ］
・・・（１３）となる。
・・・（１３）となる。
伝達関数Ｒ（Ｓ）を得るために、Ａ、Ｂ、Ｃ。
Ｒ１（Ｓ）のそれぞれを満足する４つの回路で構成し、
Ａ、Ｂをそれぞれ利得Ｋｖ、分周数Ｎに反比例させて制
御することにより、広帯域のキャリア出力周波数の全域
にわたって変調信号周波数特性を一定、平坦にすること
ができる。
Ａ、Ｂをそれぞれ利得Ｋｖ、分周数Ｎに反比例させて制
御することにより、広帯域のキャリア出力周波数の全域
にわたって変調信号周波数特性を一定、平坦にすること
ができる。
第６図はこのような第３の等化部２０の構成を示す、第
６図において、入力端子７からの変調信号を利得Ｃの利
得固定回路２２に供給している。
６図において、入力端子７からの変調信号を利得Ｃの利
得固定回路２２に供給している。
この利得固定回路２２の出力を２分岐して第１゜第２の
利得調整回路１１．１２に供給し、第１の利得調整回路
１１の出力のみ伝達関数Ｒ１５）の利得調整回路１２の
出力と第４の等化部２１の出力とを第３の補助加算器２
３で加算して基準周波数発振器１′に供給している。
利得調整回路１１．１２に供給し、第１の利得調整回路
１１の出力のみ伝達関数Ｒ１５）の利得調整回路１２の
出力と第４の等化部２１の出力とを第３の補助加算器２
３で加算して基準周波数発振器１′に供給している。
なお、上記説明では利得Ｃは一定（すなわち、基準周波
数発振器１′の変調感度ＫＲと第１の分周器２の分周数
Ｍは一定）と考えている。もし、変調感度ＫＲ１分周数
Ｍが変化するのであれば、Ｃは利得調整回路で構成して
、その利得を変調感度に８に反比例し、分周数Ｍに比例
するように制御すれば良い、また、第１．第２の利得調
整回路の利得制御はＣＰＵにより行われる。すなわち、
この種のシンセサイザはＣＰＵの制御下におかれるのが
普通であり、本発明の場合、ＣＰＵは従来の制御の他に
、利得Ｋｖ、分周数Ｎの入力データに応じて第１．第２
の利得調整回路の利得を制御する。
数発振器１′の変調感度ＫＲと第１の分周器２の分周数
Ｍは一定）と考えている。もし、変調感度ＫＲ１分周数
Ｍが変化するのであれば、Ｃは利得調整回路で構成して
、その利得を変調感度に８に反比例し、分周数Ｍに比例
するように制御すれば良い、また、第１．第２の利得調
整回路の利得制御はＣＰＵにより行われる。すなわち、
この種のシンセサイザはＣＰＵの制御下におかれるのが
普通であり、本発明の場合、ＣＰＵは従来の制御の他に
、利得Ｋｖ、分周数Ｎの入力データに応じて第１．第２
の利得調整回路の利得を制御する。
（発明の効果）
以上説明してきたように、本発明によれば、利得調整回
路、等止器を含む等化部で変調信号を処理することによ
り、変調信号をＰＬＬシンセサイザのループの１箇所に
加える方法でも、変調信号周波数やキャリア出力周波数
に無関係に周波数偏移を一定にすることができる。それ
故、本発明によればデジタル信号の変調にも適したＰＬ
Ｌシンセサイザを提供できる。
路、等止器を含む等化部で変調信号を処理することによ
り、変調信号をＰＬＬシンセサイザのループの１箇所に
加える方法でも、変調信号周波数やキャリア出力周波数
に無関係に周波数偏移を一定にすることができる。それ
故、本発明によればデジタル信号の変調にも適したＰＬ
Ｌシンセサイザを提供できる。
第１図は第１の発明の構成を示すブロック図、第２図は
第１図における第１の等化部の構成を示すブロック図、
第３図は第２の発明の構成を示すブロック図、第４図は
第３図の第２の等化部の構成を示すブロック図、第５図
は第３の発明の構成を示すブロック図、第６図は第５図
の第３の等化部の構成を示すブロック図。 図中、７は変調信号の入力端子、８は出力端子、１１は
第１の利得調整回路、１２は第２の利得調整回路。 第３図 第４図 第５図 す 第６図 手続補正書（師） 昭和６３年６月１１日
第１図における第１の等化部の構成を示すブロック図、
第３図は第２の発明の構成を示すブロック図、第４図は
第３図の第２の等化部の構成を示すブロック図、第５図
は第３の発明の構成を示すブロック図、第６図は第５図
の第３の等化部の構成を示すブロック図。 図中、７は変調信号の入力端子、８は出力端子、１１は
第１の利得調整回路、１２は第２の利得調整回路。 第３図 第４図 第５図 す 第６図 手続補正書（師） 昭和６３年６月１１日
Claims (1)
- 【特許請求の範囲】 １ 位相比較器とループフィルタと利得Ｋ＿ｖの電圧制
御発振器と該電圧制御発振器の出力を分周数Ｎの分周器
を通して前記位相比較器に帰還する回路とを含むＰＬＬ
回路と、該ＰＬＬ回路の変調特性と逆数の関係にある伝
達関数を有し変調信号を処理する等化手段と、該等化手
段の出力と前記位相比較器の出力とを加算して前記ルー
プフィルタに供給する加算手段とを含み、前記等化手段
は、前記変調信号を入力とする第１、第２の利得調整回
路とこれらの利得調整回路にそれぞれ接続された第１、
第２の等化器とを含み、前記第１の利得調整回路の利得
を前記利得Ｋ＿ｖに反比例するよう制御すると共に、前
記第２の利得調整回路の利得を前記分周数Ｎに反比例す
るよう制御するようにしたことを特徴とする広帯域ＰＬ
Ｌシンセサイザ周波数変調方式。 ２ 位相比較器とループフィルタと利得Ｋ＿ｖの電圧制
御発振器と該電圧制御発振器の出力を分周数Ｎの分周器
を通して前記位相比較器に帰還する回路とを含むＰＬＬ
回路と、該ＰＬＬ回路の変調特性と逆数の関係にある伝
達関数を有し変調信号を処理する等化手段と、該等化手
段の出力と前記ループフィルタの出力とを加算して前記
電圧制御発振器に供給する加算手段とを含み、前記等化
手段は、前記変調信号を入力とする第１、第２の利得調
整回路と該第２の利得調整回路に接続された等化器とを
含み、前記第１の利得調整回路の利得を前記利得Ｋ＿ｖ
に反比例するよう制御すると共に、前記第２の利得調整
回路の利得を前記分周数Ｎに反比例するよう制御するよ
うにしたことを特徴とする広帯域ＰＬＬシンセサイザ周
波数変調方式。 ３ 基準周波数発生手段と位相比較器とループフィルタ
と利得Ｋ＿ｖの電圧制御発振器と該電圧制御発振器の出
力を分周数Ｎの分周器を通して前記位相比較器に帰還す
る回路とを含むＰＬＬ回路と、該ＰＬＬ回路の変調特性
と逆数の関係にある伝達関数を有し変調信号を処理して
前記基準周波数発生手段に供給する等化手段とを含み、
該等化手段は、前記変調信号を入力とする利得固定回路
と該利得固定回路の出力を入力とする第１、第２の利得
調整回路と該第１の利得調整回路に接続された等化器と
を含み、前記第１の利得調整回路の利得を前記利得Ｋ＿
ｖに反比例するよう制御すると共に、前記第２の利得調
整回路の利得を前記分周数Ｎに反比例するよう制御する
ようにしたことを特徴とする広帯域ＰＬＬシンセサイザ
周波数変調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112973A JPH063846B2 (ja) | 1988-05-10 | 1988-05-10 | 広帯域ｐｌｌシンセサイザ周波数変調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63112973A JPH063846B2 (ja) | 1988-05-10 | 1988-05-10 | 広帯域ｐｌｌシンセサイザ周波数変調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01284021A true JPH01284021A (ja) | 1989-11-15 |
| JPH063846B2 JPH063846B2 (ja) | 1994-01-12 |
Family
ID=14600196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63112973A Expired - Fee Related JPH063846B2 (ja) | 1988-05-10 | 1988-05-10 | 広帯域ｐｌｌシンセサイザ周波数変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063846B2 (ja) |
-
1988
- 1988-05-10 JP JP63112973A patent/JPH063846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063846B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173788B2 (ja) | デジタル伝送装置および直接変換レシーバ | |
| US6975687B2 (en) | Linearized offset QPSK modulation utilizing a sigma-delta based frequency modulator | |
| US5825252A (en) | Synthesized oscillation circuit | |
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| JPS623621B2 (ja) | ||
| JP2962554B2 (ja) | 周波数又は位相の変調装置 | |
| JPH0657024B2 (ja) | データ受信装置 | |
| US4942374A (en) | Phase-locked loop type synthesizer having modulation function | |
| US5424688A (en) | Frequency synthesizer apparatus incorporating phase modulation tracking means | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| US6774738B2 (en) | Trimming method for a transceiver using two-point modulation | |
| US5365185A (en) | Frequency controlled loop for demodulating OOK and PSK signals | |
| JPH063846B2 (ja) | 広帯域ｐｌｌシンセサイザ周波数変調方式 | |
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| US6246297B1 (en) | Phase and/or frequency modulated frequency synthesizer having two phase locked loops | |
| JPS5832810B2 (ja) | 位相同期形ディジタル周波数シンセサイザ | |
| JP2002151960A (ja) | Ｐｌｌ回路 | |
| JPS6226907A (ja) | 角度変調器 | |
| JPH05218747A (ja) | Ｆｍ変調器 | |
| US5347240A (en) | Circuit and method for automatically controlling the carrier frequency of a video recording device | |
| JP2795095B2 (ja) | 受信チャンネル選択復調装置 | |
| KR930002608B1 (ko) | 텔레비젼의 채널 변조회로 | |
| JPS63260247A (ja) | 変調器 | |
| JPH0783259B2 (ja) | Ｐｌｌ基準発振複合装置 | |
| JPH03283820A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |