JPH0128408B2

JPH0128408B2 -

Info

Publication number: JPH0128408B2
Application number: JP54119486A
Authority: JP
Inventors: Mineo Akashi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1979-09-18
Filing date: 1979-09-18
Publication date: 1989-06-02
Also published as: JPS5642827A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマイクロコンピユータ等プログラム制
御されるデータ処理装置に関する。特に、相補型
電界効果トランジスタ（以下「Ｃ―MOS」とい
う。）回路で構成されるデータ処理装置の消費電
力の改良に関するものである。

〔従来の技術〕

従来、データ処理装置を電池により動作させる
場合には、低消費電力であることが必要条件であ
り、電池交換が困難な機器への応用では数年の電
池寿命が要求される。

このため、データ処理装置の消費電力を低減さ
せるため、計時回路と、計時回路の動作を開始さ
せる手段と、計時期間中にクロツクを発生し非計
時期間中にクロツク信号の発生を停止する手段に
よつて、装置を一定時間だけ動作させ、以後は動
作を停止させる技術（特開昭52―149432号公報）
あるいは、基本クロツク信号を発生する発振回路
から分周して与えられるシステムクロツク信号の
演算手段への供給をインストラクシヨンコードの
デコード信号により停止するクロツク制御手段を
設けた技術（特開昭53―68051号公報）が提案さ
れている。

〔発明が解決しようとする問題点〕

しかし、上述の第一の技術も計時回路によつて
決定される時間のみ装置を動作させるものである
ので、処理するデータによつて動作時間が異なる
条件のデータ処理装置の動作停止を制御するため
には適さず、複雑な制御をしようとするハードウ
エア量が増加する問題があつた。また、クロツク
制御手段によりシステムクロツク信号の供給をを
停止する技術でも発振回路、分周回路そのものは
演算手段を停止しても動作させるものであるた
め、その分の電源消費量を低減することはできな
かつた。

本発明は、上述のこの問題を解決するもので、
データ処理装置におけるクロツク信号をプログラ
ムによつて必要な時点で停止制御し、装置入力を
よつて発振回路の動作状態に同期するようにラツ
チしてクロツク信号の連続性を保ちながら、動作
を再開することにより、無駄な遷移状態を抑制
し、効率良く消費電力の低減を行うことのできる
プログラムの変更で制御内容を変更できるデータ
処理装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、基準クロツク信号を発生する発振回
路を含むクロツク信号発生部と、プログラムされ
た命令を解読し制御信号を出力する制御部と、上
記クロツク信号発生部よりのクロツク信号に同期
し上記制御部よりの制御信号に基づいてデータ処
理を行うデータ処理部とを備えたデータ処理装置
において、上記制御部におけるプログラムされた
命令に基づく制御信号により動作の行われない回
路を含む所定の回路へのクロツク信号の供給を選
択的に停止する制御手段と、上記制御信号によつ
て上記発振回路を停止することによりクロツク信
号の供給を停止する制御手段と、装置入力を検出
し、上記発振回路の動作状態に同期させるラツチ
回路手段と、このラツチ回路手段の出力により上
記クロツク信号の供給を再開する制御手段とを備
えたことを特徴とする。

〔作用〕

データ処理装置のメモリに蓄積されたプログラ
ムの命令を解読した制御部の制御信号により、ク
ロツク信号発生部からのクロツク信号を動作が行
われない回路を含む例えば表示回路のみへのクロ
ツク信号の供給を停止する。

また、制御部は、データ処理装置の全体の動作
を停止させるため、クロツク信号発生部の発振回
路の動作を停止させ、データ処理装置の動作を停
止させることができる。

このデータ処理装置全体の動作が停止している
ときは、クロツク信号発生部に装置外からの動作
再開入力信号すなわちデータ入力がなされると、
発振回路のクロツク信号を同期させて発振動作が
再開されるので、データ処理装置各部にクロツク
信号を供給し、クロツク信号の連続性を保ちなが
らデータ処理装置は命令を実行できる。

このように、プログラムによつて、停止できる
タイミングを調整でき、データ処理装置の消費電
力を低減することができる。

〔発明の原理〕

このことを図面に基づいて詳しく説明する。第
１図は、Ｃ―MOS反転回路の基本構成図である。
Ｃ―MOS回路は、Ｐチヤンネル型電界効果トラ
ンジスタ１（以下「Ｐ―MOS」という。）とＮチ
ヤンネル型電界効果トランジスタ２（以下「Ｍ―
MOS」という。）が相補的に接続されている。入
力電圧V_INがグランドレベル（以下「０」レベル
という。）のときＰ―MOS1はオン、Ｎ―MOS2
はオフで出力電圧V_OUTは電源レベル（以下「１」
レベルという。）となる。入力電圧V_INが「１」
レベルのときＰ―MOS1はオフ、Ｎ―MOS2はオ
ンで出力電圧V_OUTは「０」レベルで反転回路を
形成している。このようにＣ―MOS回路ではＰ
―MOSとＮ―MOSを相補的に接続し、アンド・
オア等の各種論理回路を実現し、その論理回路の
組合せによりデータ処理装置は構成される。

第２図は上記反転回路の入出力特性を示す図で
ある。Ｃ―MOS回路の定常状態においては、Ｐ
―MOS1，Ｎ―MOS2の両方がオン状態になるこ
とはなく、どちらか一方がオフ状態であるので電
流は流れない。入力および出力電圧が「０」レベ
ルから「１」レベルあるいは「１」レベルから
「０」レベルに変化する遷移状態において、回路
の出力容量、配線容量、入力容量等の負荷容量の
充放電する電流が流れる。また、この遷移状態に
おいてＰ―MOS1，Ｎ―MOS2の両方がオンする
ときがありここでも電流が流れる。この遷移状態
における電流がＣ―MOS回路の消費電力の大部
分である。従来装置では、装置全体でこの遷移状
態が起こり消費電力が大きい不都合がある。

〔実施例〕

第３図は、本発明一実施例構成図である。３は
クロツク信号発生部であり、内部の発振回路によ
り基準クロツク信号を発生し、この信号を制御し
装置各部へクロツク信号CK₁、CK₂を供給するた
めのものである。このクロツク信号発生部３に
は、クロツク信号CK₁，CK₂の制御を行う装置入
力信号ｉが接続されている。

第３図中点線で囲んだ部分は、データ処理部５
である。このデータ処理部５は、処理の手順すな
わちプログラムを記憶するプログラムメモリー
６、プログラムメモリー６のアドレスを指定する
プログラムカウンター７、処理するデータを記憶
するデータメモリー８、データメモリー８のアド
レスを指定するデータポインター９、データ処理
の中心レジスターとなるアキユムレータ１０、演
算や判断を行う処理回路１１、装置外部よりの入
力信号ｉの入力処理する入力回路１２、装置外部
への出力信号Ｏの出力処理する出力回路１３、お
よび各回路のデータ転送を行うデータバス１４に
より構成されている。

１５は制御部であり、上記プログラムカウンタ
ー７でアドレス指定されたプログラムメモリー６
の出力命令ｅを解読し、装置各部への制御信号
C₁〜C_oを発生するためのものである。この制御
信号C₁およびC₂は上記クロツク信号発生部３に
接続されている。

１６は、表示部であり、上記クロツク信号CK₂
に同期して動作し、上記データメモリー８よりの
表示データｆを入力として低消費電力の液晶表示
素子への液晶表示時分割駆動信号ｄを出力するた
めのものである。

このような構成において、本発明の特徴である
クロツク制御による消費電力の低減動作を説明す
る。

まず、制御部１５からの制御信号C₁，C₂がと
もに「１」レベルのときクロツク信号発生部３内
の発振回路が動作し、基準クロツク信号およびク
ロツク信号CK₁、CK₂が発生する状態（以下「第
１の状態」という。）を説明する。第１の状態で
は、このクロツク信号CK₁、CK₂の変化に同期し
てデータ処理装置全回路が動作し、大部分のＣ―
MOS回路で信号が変化し遷移状態での電流が流
れる。この第１の状態で消費される電力が、デー
タ処理装置の動作上最大の値となる。この実施例
においては、電源電流は数百μA（マイクロアンペ
アー）である。

次に、制御部１５からの制御信号C₂が「０」
レベルでクロツク信号発生部３においてクロツク
信号CK₁の供給だけを停止し、基準クロツク信号
およびクロツク信号CK₂が発生する状態（以下
「第２の状態」という。）を説明する。この第２の
状態では、クロツク信号CK₁の供給が停止される
ので、データ処理部５と制御部１５ではそれぞれ
の回路動作は停止しデータの変化は抑止され、そ
の部分のＣ―MOS回路は定常状態にあり電流が
流れない。基準クロツク信号およびクロツク信号
CK₂の変化に同期して、クロツク信号発生部３と
表示部１６のＣ―MOS回路は動作し、遷移状態
での電流が流れる。従つて、この第２の状態にお
けるデータ処理装置の消費電力は、クロツク信号
発生部１６による消費電力である。この第２の状
態での消費電力は、動作する回路の量に比例して
上記第１の状態の消費電力から低減する。この実
施例では、クロツク発生部３と表示部１６のゲー
ト数はデータ処理装置全体の1/10程度であり電源
電流も1/10程度の数10μAとなる。

この第２の状態は、表示の機能だけを実現し、
他の演算、処理は行わないときに、消費電力を低
減させることを目的とした状態で、プログラムさ
れた停止命令１の実行により、制御信号C₁が、
「０」レベルとなり、第２の状態が設定される。

次に、制御部１５からの制御信号C₂が「０」
レベルとなり、クロツク信号発生部３において、
発振回路が停止し基準クロツク信号、クロツク信
号CK₁およびCK₂が停止する状態（以下「第３の
状態」という。）を説明する。この第３の状態で
は、クロツク信号の変化がないため、データ処理
装置のＣ―MOS回路は定常状態にあり、電流が
流れない。この第３の状態は、データ処理装置の
動作は停止するが、データメモリー８のデータ記
憶機能を持つたまま、最低の消費電力を実現す
る。この第３の状態での消費電力がデータ処理装
置の動作上最小の値である。この実施例において
は、電源は1μA以下で電池の自己放電い近い値で
ある。この第３の状態は、プログラムされた停止
命令２の実行により制御信号C₂が「０」レベル
となり設定される。前記第２または第３の状態か
ら、データ処理装置を動作する必要が生じたとき
には、装置入力信号ｉがクロツク信号発生部３に
入力され、この起動信号により第１の状態が設定
される。

このように、本発明によるデータ処理装置で
は、必要とする処理が終了するときに、プログラ
ムで第２または第３の状態を設定し、新たに処理
の必要となるとき起動信号により第１の状態とし
て、データ処理装置に要求される機能に従い所望
の状態を選択し間欠動作を行うことにより総合的
な消費電力の低減が可能となる。

ここでクロツク発生部３について具体例を示
し、さらに詳細に説明する。第４図は、本発明第
一実施例クロツク信号発生部３の回路構成図であ
る。この例は、発振周波数がコンデンサと抵抗の
時定数で定まる発振回路を応用した、クロツク信
号発生部である。発振回路としては、他にLC発
振、水晶振動子等の共振素子による発振などがあ
り、その回路接続も各種提供されている。

２０は、発振回路で反転回路２１〜２３、コン
デンサ２４、抵抗２５およびアンド回路２６で図
示のように構成され、コンデンサ２４による正帰
還と抵抗２５による負帰還にて発振作用を起こ
し、コンデンサ２４および抵抗２５の値で発振周
波数が制御される。a₁〜a₃は、発振周波数の制御
を行う周波数制御入出力信号である。。

i₁〜i₃はクロツク制御を行う装置入力信号であ
り、第３図の信号ｉに対応する。この装置入力信
号i₁〜i₃は、オア回路２９に入力されている。こ
のオア回路２９の出力は、ラツチ回路３０に接続
されている。このラツチ回路３０は、オア回路２
９の出力信号を基本クロツク信号に同期化させる
回路で、反転回路３１、アンド回路３２，３３、
オア回路３４で図示のように構成されている。こ
のラツチ回路３０の出力は、オア回路３６，３７
にそれぞれ接続されている。また、オア回路３
６，３７の他の入力には、制御部１５からの制御
信号C₁およびC₂がそれぞれ接続されている。こ
のオア回路３７の出力は、上記アンド回路２６の
入力に接続されている。オア回路３６の出力は、
アンド回路３８の入力に接続されている。オア回
路３６の出力は、アンド回路３８の他の入力に
は、上記反転回路２２の出力が接続されている。
第４図中CK₁およびCK₂は、クロツク信号であ
る。

第５図は第４図中に×印で示した点の信号波形
図を示す動作タイムチヤートである。第５図中、
X₁は停止命令１を、X₂およびX₄は装置入力信号
を、X₃は停止命令２をそれぞれ示す。

このような構成で、アンド回路２６は抵抗２５
による負帰還を制御し、オア回路３７の出力信号
により発振回路２０の発振動作を制御する。ま
た、反転回路２２の出力がクロツク信号発生部３
の基本クロツク信号となり、表示部１６へのクロ
ツク信号CK₂でもある。オア回路３６とアンド回
路３８はデータ処理部５へのクロツク信号CK₁を
制御する回路で、ラツチ回路３０または制御信号
C₁のいずれかが「１」レベルであるときにデー
タ部５へクロツク信号CK₁を供給する。ここで、
制御部１５からの制御信号C₁はプログラムの停
止命令１の実行で、制御信号C₂は、プログラム
の停止命令２の実行でそれぞれ「０」レベルとな
り、この停止命令１および２以外の命令の実行で
は「１」レベルとなる。

今、データ処理装置が停止命令１、停止命令２
以外を実行するときには、制御信号C₁、C₂は
「１」レベルでオア回路３６および３７の出力は
「１」レベルであり、アンド回路２６は反転回路
２３の信号を出力し、抵抗２５による負帰還が行
われ発振回路２０が発振する。またアンド回路３
８は反転回路２２の信号を出力し、クロツク信号
CK₁、CK₂はデータ処理装置の各部に供給され処
理動作を行う。これが第５図で示す第１の状態
である。

データ処理装置が停止命令１を実行するときか
ら、クロツク制御信号C₁は「０」レベルとなり、
ラツチ回路３０も「０」レベルでオア回路３６の
出力は「０」レベルになり、アンド回路３８は反
転回路２２の信号が入力しても「０」レベルの出
力となる。したがつて、クロツク信号CK₁は供給
されず、これに同期して動作するデータ処理部５
は動作を停止する。他方、クロツク制御信号C₂
は供給される。これが第５図で示す第２の状態
である。

装置入力信号i₁〜i₃のいずれかに「１」レベル
が入力されると、オア回路２９は「１」レベルを
出力する。この出力はアンド回路３２に入力す
る。ここで、このアンド回路３２の他の入力に
は、反転回路２２からの基準クロツク信号「０」
レベルのときに反転入力「１」レベルが入力し、
このアンド回路３２の出力は「１」レベルとな
る。この基準クロツク信号「０」レベルはアンド
回路３３にも入力する。このアンド回路３２およ
び３３の出力はオア回路３４に入力しオア回路３
４は「１」レベルを出力する。したがつて、ラツ
チ回路３０の出力は、基準クロツク信号「０」レ
ベルのときに「１」レベルとなる。このラツチ回
路３０の「１」レベルは、オア回路３６に入力さ
れる。このときに、オア回路３６の他の入力に
は、停止命令１の実行により制御信号C₁の「０」
レベルが入力している。したがつて、オア回路３
６は「１」レベルを出力し、この出力はアンド回
路３８の入力に与えられる。アンド回路３８は、
反転回路２２の信号を出力し、第５図で停止し
ていたクロツク信号CK₁を再びデータ処理部５へ
供給する。これが第５図であり、第１の状態と
なる。この第１の状態では、クロツク信号CK₁お
よびCK₂がデータ処理装置各部に供給され、プロ
グラムの他の命令が実行される。このときに、停
止命令１の実行で「０」レベルとされていた制御
信号C₁は「１」レベルとなる。

データ処理装置が停止命令２を実行するときか
ら、制御信号C₂は「０」レベルとなる。このと
きには、オア回路３９からの出力もなくラツチ回
路３０も「０」レベルであり、オア回路３７の出
力は「０」レベルでアンド回路２６にて反転回路
２３の出力信号が禁止され、抵抗２５による負帰
還がかからなくなり発振を停止する。発振の停止
により基準クロツク信号である反転回路２２の出
力は「０」レベルとなり、データ処理装置各部へ
のクロツク信号CK₁、CK₂は「０」レベルのまま
変化しなくなる。これが第５図中のであり、第
３の状態となり、データ処理装置各部は、動作を
停止する。

次に、装置入力信号i₁〜i₃のいずれかに「１」
レベルが入力されると、オア回路２９の出力は
「１」レベルとなる。このオア回路２９の「１」
レベルは、アンド回路３２に入力し、このアンド
回路３２の他の入力には基準クロツク信号「０」
レベルの反転入力「１」レベルが入力する。した
がつて、アンド回路３２は「１」レベルを出力す
る。また、基準クロツク信号は「０」レベルであ
り、これが入力するアンド回路３３は「０」レベ
ルとなる。このアンド回路３２および３３の出力
が入力するオア回路３４は「１」レベルを出力
し、ラツチ回路３０の出力も「１」レベルとな
る。

このラツチ回路３０の「１」レベルは、オア回
路３７に入力し、オア回路３７は「１」レベルを
出力する。このオア回路３７の「１」レベルは、
アンド回路２６に入力し、アンド回路２６は反転
回路２３の信号を出力する。この反転回路２３の
出力により、抵抗２５により負帰還がかかり発振
動作が再開される。この発振動作により、クロツ
ク信号CK₁およびCK₂はデータ処理装置各部に供
給され、他の命令の実行に入る。このときに、停
止命令２の実行で「０」レベルとなつていた制御
信号C₂は「１」レベルとなる。これが第５図Ｖ
で示す状態であり、第１の状態である。

ラツチ回路３０は非同期の装置入力信号i₁〜i₃
を同期化し、発振回路２０の発振再開と停止した
クロツク信号CK₁〜CK₂の供給再開の起動時にお
けるクロツク信号のパルス幅などの連続性を実現
する回路で、クロツク信号の連続性が確保される
ことによりデータメモリーのデータ記憶等各部の
機能を損なうことなく、クロツク信号の制御を行
うことが可能となる。

この発明を電子式水道メータに実施した場合を
説明する。この例は、電子式水道メータで水の流
量に比例して回転する羽根車の動きを磁気センサ
ーにて電気信号に変換し、本発明によるデータ処
理装置で回転数を水の流量に換算し積算する。ま
た検針のときは記憶する積算水量を液晶表示体に
デイジタル表示する。

データ処理装置は通常３の状態にあり、電力消
費は最小で電源電流は1μA以下である。センサー
よりの回転信号にて第１の状態となり流量換算・
積算のデータ処理を行う。この処理の時間は
0.5mS（ミリ秒）程度で電源電流は600μA程度で
ある。処理が終了するとデータ処理装置が停止命
令２を実行し第３の状態となる。この流量演算を
行うのは水道使用時に１秒間に10〜20回で就寝時
には水道の使用は少なく、データ処理装置はほと
んど第３の状態にある。積算水量はデータメモリ
ー内に記憶されているので、検針のときはキース
イツチ等よりの表示開始信号が与えられると第１
の状態となり、データメモリー内で記憶する積算
水量データをセグメントデコードし表示データに
変換する。その後停止命令１を実行し第２の状態
となる。第２の状態では表示データに対応する液
晶表示時分割駆動信号が出力される。このときの
電源電流は60μA程度である。検針が終了すると
きの表示終了信号にてデータ処理装置は第１の状
態を経由して停止命令２にて第３の状態となる。
この検針は月に１回でありその時間は１分前後で
ある。

このように、本発明によるデータ処理装置は命
令と外部よりの信号にてクロツク信号の状態を制
御し、必要とする機能を実現しながら最低の電力
消費を可能とするものである。

電子化水道メータの例においては年間の消費電
力は20mAh（ミリ・アンペアー・時）程度で、電
流容量200mAhの電池を使用した場合に10年間の
動作が可能である。同じ電池で従来のデータ処理
装置を動作させた場合、本発明の如くクロツク状
態の制御ができないため、第１の状態の連続動作
で、電池寿命は300時間程度であり、電池交換が
困難な機器への応用は本発明によつてはじめて可
能となる。本発明によるデータ処理装置はプログ
ラムにてクロツク信号、電力消費の状態を制御可
能とするものであり、応用する機器が変わろうと
もプログラムを変更することにより、その機器の
要求する機能、消費電力を実現できる。

なお、実施例は２つの停止命令と３つの装置入
力信号にて２つのクロツク信号の制御を行うもの
であり、電子式水道メータの例においては、セン
サーよりの回転信号、検針における表示開始信
号、表示終了信号が装置入力信号としてクロツク
状態を制御している。実施例では制御された２つ
のクロツク信号をデータ処理部と表示部に供給し
そのクロツク状態を制御し消費電力の低減を行つ
ている。制御されたクロツク信号の供給先とし
て、例えば入出力回路とその他の部分のように実
施例のデータ処理部と表示部以外に、データ処理
装置内の各部の回路を組合わせて本発明を実現す
ることは可能である。

〔発明の効果〕

本発明によれば以上説明したように、基準クロ
ツク信号を発生する発振回路を内部に含むクロツ
ク信号発生部と、プログラムされた命令を解読し
制御信号を出力する制御部と、上記クロツク信号
発生部よりのクロツク信号に同期し制御部よりの
制御信号に基づいてデータ処理を行うデータ処理
部とを備えたデータ処理装置において、上記制御
部からの制御信号により発振器を含むクロツク信
号発生部を制御し、クロツク信号を同期させてそ
の連続性を保ちながらデータ処理に必要なデータ
処理部にのみクロツク信号を供給することとし
た。

したがつて、データ処理を行わない部分での電
力消費を軽減することができる。また、電力消費
の軽減を図れるので電池交換が困難な機器への応
用を可能にすることができる。特に処理するデー
タによつて動作時間が異なるデータ処理装置にお
いて、データの入力毎にクロツク信号を同期させ
てその連続性を保持しながら、データに対応する
動作時間を自由に設定して演算制御ができるの
で、複雑な制御を必要とするデータ処理装置を使
用する機器に応用することができる。さらに、プ
ログラムを変更することにより、応用する機器が
変わつてもその機器の要求する機能を発揮させな
がら効率よく電力消費を実現することができる等
の効果を有する。

【図面の簡単な説明】

第１図はＣ―MOS反転回路の基本構成図、第
２図は上記構成図の入出力特性図。第３図は本発
明一実施例構成図。第４図は上記例のクロツク信
号発生部一構成図。第５図は上記構成図の動作タ
イムチヤート。１……Ｐチヤンネル型電界効果トランジスタ、
２……Ｎチヤンネル型電界効果トランジスタ、３
……クロツク信号発生部、５……データ処理部、
６……プログラムメモリー、７……プログラムカ
ウンター、８……データメモリ、１０……アキユ
ムレータ、１５……制御部、１６……表示部、２
０……発振回路、２１〜２３，３１……反転回
路、２４……コンデンサ、２５……抵抗、２６，
３２，３３，３８……アンド回路、２９，３４，
３６，３７……オア回路、３０……ラツチ回路。

Claims

【特許請求の範囲】

１基準クロツク信号を発生するための発振回路
を含むクロツク信号発生部と、プログラムされた
命令を解読し制御信号を出力する制御部と、上記
クロツク信号発生部よりのクロツク信号に同期し
上期制御部よりの制御信号に基づいてデータ処理
を行うデータ処理部とを備えたデータ処理装置に
おいて、上記制御部におけるプログラムされた命
令に基づく制御信号により動作の行われない回路
を含む所定の回路へのクロツク信号の供給を選択
的に停止する制御手段と、上記制御信号によつて
上記発振回路を停止することにより基準クロツク
信号の発生を停止する制御手段と、装置入力を検
出し上記発振回路の出力信号をゲート信号として
発振の状態に同期させるラツチ回路手段と、この
ラツチ回路手段の出力により上記クロツク信号の
供給および発振回路の発振動作を再開する制御手
段とを備えたことを特徴とするデータ処理装置。