JPH0497407A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0497407A JPH0497407A JP2215546A JP21554690A JPH0497407A JP H0497407 A JPH0497407 A JP H0497407A JP 2215546 A JP2215546 A JP 2215546A JP 21554690 A JP21554690 A JP 21554690A JP H0497407 A JPH0497407 A JP H0497407A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- peripheral device
- mode
- cpu
- stopped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 66
- 238000007796 conventional method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000010355 oscillation Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関する。
従来のマイクロコンピュータを第７図により説明する。
マイクロコンピュータ３００におけるクロックジェネレ
ータ１１１（以下ＣＧと称す）は、中央処理装置２１２
（以下ＣＰＵと略す）、及び周辺装置１１３．１１４に
クロック信号を供給しており、ＣＰＵ２１２からのスト
ップ命令信号１３０（以下ＳＴＰと称す）によりその動
作が停止状態となる。
ータ１１１（以下ＣＧと称す）は、中央処理装置２１２
（以下ＣＰＵと略す）、及び周辺装置１１３．１１４に
クロック信号を供給しており、ＣＰＵ２１２からのスト
ップ命令信号１３０（以下ＳＴＰと称す）によりその動
作が停止状態となる。
マイクロコンピュータの消費電極を減少させる方法とし
て、クロック信号の供給を停止させる方法があるが、第
７図に示す例では低消費電力のモードとして２つのタイ
プがある。その１つは、ストップモードで、ＣＰＵ２１
２よりＣＧＩ １１にＳＴＰ １３０を出力し、ＣＬＫ
１２８をロウレベルに固定する。するとＣＰ Ｕ ２
］、 ２はアンド３１１の出力がロウレベルに固定され
停止状態となる。周辺装置１１３及び周辺装置１１４は
ＣＬＫ１２８が直接入力されており、停止状態となる。
て、クロック信号の供給を停止させる方法があるが、第
７図に示す例では低消費電力のモードとして２つのタイ
プがある。その１つは、ストップモードで、ＣＰＵ２１
２よりＣＧＩ １１にＳＴＰ １３０を出力し、ＣＬＫ
１２８をロウレベルに固定する。するとＣＰ Ｕ ２
］、 ２はアンド３１１の出力がロウレベルに固定され
停止状態となる。周辺装置１１３及び周辺装置１１４は
ＣＬＫ１２８が直接入力されており、停止状態となる。
この状態ではマイクロコンピュータ内の全ての装置か停
止状態となる為、最も低い消費電力となる。ストップモ
ードでのタイミングチャートを第８図に示す。
止状態となる為、最も低い消費電力となる。ストップモ
ードでのタイミングチャートを第８図に示す。
他の１つはホルトモードで、ＣＰＵ２１２よりＨＬＴ１
２９にハイレベルを出力する。するとＣＰＵ２１２はイ
ンバータ３０，２人カアンド３１１を介してＣＬＫ１２
８の供給が停止され停止状態となる。しかし、ＣＧＩ
１１は停止しておらず、ＣＬＫ１２８が周辺袋Ｗ １１
３ 、周辺装置１１４に直接入力されている為、周辺装
置１１３、および周辺装置１１４は停止状態とならない
。よってＣＰＵが停止しただけの低消費電力となる。
２９にハイレベルを出力する。するとＣＰＵ２１２はイ
ンバータ３０，２人カアンド３１１を介してＣＬＫ１２
８の供給が停止され停止状態となる。しかし、ＣＧＩ
１１は停止しておらず、ＣＬＫ１２８が周辺袋Ｗ １１
３ 、周辺装置１１４に直接入力されている為、周辺装
置１１３、および周辺装置１１４は停止状態とならない
。よってＣＰＵが停止しただけの低消費電力となる。
ホルトモードでのタイミングチャートを第９図に示す。
上述した従来のマイクロコンピュータでは、ホルトモー
ドで全ての周辺装置が動作状態となっていた。しかし、
近年のマイクロコンピュータは、搭載される周辺装置が
増加している為、低消費電力化の効果が、あまり発揮さ
れなくなりつつある。
ドで全ての周辺装置が動作状態となっていた。しかし、
近年のマイクロコンピュータは、搭載される周辺装置が
増加している為、低消費電力化の効果が、あまり発揮さ
れなくなりつつある。
本発明の目的は、より低消費電力化か可能なマイクロコ
ンピュータを提供することにある。
ンピュータを提供することにある。
本発明のマイクロコンピュータは、中央処理装置と、複
数の周辺装置と、クロック発生手段と、前記クロック発
生手段からのクロックを前記中央処置装置又は任意の周
辺装置を選択して供給するクロック供給手段とを有する
ことを特徴とする。
数の周辺装置と、クロック発生手段と、前記クロック発
生手段からのクロックを前記中央処置装置又は任意の周
辺装置を選択して供給するクロック供給手段とを有する
ことを特徴とする。
本発明の第１の実施例を第１図を参照して説明する。
まずストップモードについて説明する。ｃ ｐ ｔ’１
１２がＣＧＩ １１に対し５ＴＰ１３０を出力し、ＣＬ
Ｋ１２８をロウレベルに固定する。するとＣＰＵ１１２
はアンド１１７の出力がロウレベルに固定されるため停
止状態となる。同様に、周辺装置１１３及び周辺装置１
１４はＨＬＴ１２９がロウレベルの為、各々２人力アン
トケート１２１．１２５および２人力ノアケート１２３
，１２７によりＣＬＫ１２８のロウレベルか伝達されて
停止状態となる。
１２がＣＧＩ １１に対し５ＴＰ１３０を出力し、ＣＬ
Ｋ１２８をロウレベルに固定する。するとＣＰＵ１１２
はアンド１１７の出力がロウレベルに固定されるため停
止状態となる。同様に、周辺装置１１３及び周辺装置１
１４はＨＬＴ１２９がロウレベルの為、各々２人力アン
トケート１２１．１２５および２人力ノアケート１２３
，１２７によりＣＬＫ１２８のロウレベルか伝達されて
停止状態となる。
この状態では、従来例と同様にマイクロコンピュータ内
の全ての装置か停止状態となる為、最も低い消費電力と
なる。ここでストップモードでのタイミンクチャートを
第２図に示す。
の全ての装置か停止状態となる為、最も低い消費電力と
なる。ここでストップモードでのタイミンクチャートを
第２図に示す。
次にホルトモードの説明をする。ホルトモードを実行す
る前に、各周辺装置をホルトモードで動作させるか停止
させるかを指定する為、各周辺装置に対応するラッチ１
１５及び１１６に対してＣＰＵ１１２からのホルト状態
指定信号１３４及び１３５を周辺装置を動作させる場合
はハイレベル、停止させる場合はロウレベルに設定して
おくものとする。本例ではＣＰＵ１１２により周辺装置
１１３をボルト状態とするため、指定信号１３４をロウ
レベル、周辺装置１１４をホルト状態とするため、指定
信号１３５をハイレベルに設定した場合について説明す
る。なお各ラッチはＣＰＵ１１２からのリセット信号１
３３により任意にリセットできる。
る前に、各周辺装置をホルトモードで動作させるか停止
させるかを指定する為、各周辺装置に対応するラッチ１
１５及び１１６に対してＣＰＵ１１２からのホルト状態
指定信号１３４及び１３５を周辺装置を動作させる場合
はハイレベル、停止させる場合はロウレベルに設定して
おくものとする。本例ではＣＰＵ１１２により周辺装置
１１３をボルト状態とするため、指定信号１３４をロウ
レベル、周辺装置１１４をホルト状態とするため、指定
信号１３５をハイレベルに設定した場合について説明す
る。なお各ラッチはＣＰＵ１１２からのリセット信号１
３３により任意にリセットできる。
ＣＰＵ１１２はホルトモートを実行する為、ＨＬＴ１２
９としてハイレベルを出力する。するとインバータ１１
８及び３人カアンドケート１１７によりＣＰＵ１１２へ
のＣＬＫ１２８の伝・達はロウレベル固定となり停止状
態となる。周辺装置１１３はＨＬＴ１２９かハイレベル
となるため、２人カアンドゲート１２１は非選択、３人
カアドケート１２２は選択となるかラッチ１１５の出力
１３１がロウレベルの為、２人力オアゲート１２３の出
力はロウレベルとなり、停止状態となる。周辺装置１１
４は同様に２人カアンドゲート１２５は非選択、３人カ
アンドケート１２６は選択となるが、ラッチ１１６の出
力１３２がハイレベルの為、２人力オアゲート１２７の
出力はＣＬＫ１２８をそのまま伝達されるため停止状態
とならない。ここでホルトモードでのタイミンクチャー
トを第３図に示す。
９としてハイレベルを出力する。するとインバータ１１
８及び３人カアンドケート１１７によりＣＰＵ１１２へ
のＣＬＫ１２８の伝・達はロウレベル固定となり停止状
態となる。周辺装置１１３はＨＬＴ１２９かハイレベル
となるため、２人カアンドゲート１２１は非選択、３人
カアドケート１２２は選択となるかラッチ１１５の出力
１３１がロウレベルの為、２人力オアゲート１２３の出
力はロウレベルとなり、停止状態となる。周辺装置１１
４は同様に２人カアンドゲート１２５は非選択、３人カ
アンドケート１２６は選択となるが、ラッチ１１６の出
力１３２がハイレベルの為、２人力オアゲート１２７の
出力はＣＬＫ１２８をそのまま伝達されるため停止状態
とならない。ここでホルトモードでのタイミンクチャー
トを第３図に示す。
次に本発明の第２の実施例を第４図により説明する。マ
スクスイッチ１．２はマイクロコンビュ−タ２００を製
造する時のマスクによりハイレベル出力か、ロウレベル
出力かを選択で°きるようになっている。
スクスイッチ１．２はマイクロコンビュ−タ２００を製
造する時のマスクによりハイレベル出力か、ロウレベル
出力かを選択で°きるようになっている。
本実施例と第１の実施例との相違点はＣＰＵ１１２、ラ
ッチ１１５．ラッチ１１６が各々ＣＰＵ２１２、マスク
スイッチ２１５．マスクスイッチ２１６に変更されてい
る点である。本例ではマスクスイッチ２１５がロウレベ
ル出力に、マスクスイッチ２１６がハイレベル出力に選
択しているものとする。
ッチ１１５．ラッチ１１６が各々ＣＰＵ２１２、マスク
スイッチ２１５．マスクスイッチ２１６に変更されてい
る点である。本例ではマスクスイッチ２１５がロウレベ
ル出力に、マスクスイッチ２１６がハイレベル出力に選
択しているものとする。
本実施例でのストップモードの動作は第１の実施例と同
一であり、ホルトモード時は、第１の実施例が周辺装置
１１３のホルト状態指定信号１３４、周辺装置１１４の
ホルト状態指定信号１３５、およびリセット信号１３３
で予しめホルトモード時の各周辺装置の動作状態を指定
しておくのに対して、本実施例では、マイクロコンピュ
ータ２００を製造するときに、マスクスイッチ２１５．
２１６により各周辺装置のホルトモード時の動作状態を
指定しておくようにしており、動作そのものは第１の実
施例と同一である。よってＣＰＵ２１２はホルト状態指
定信号１３４，１３５のような出力信号を生成する必要
はなく、従来例と同様のＣＰＵで゛よいことになる。
一であり、ホルトモード時は、第１の実施例が周辺装置
１１３のホルト状態指定信号１３４、周辺装置１１４の
ホルト状態指定信号１３５、およびリセット信号１３３
で予しめホルトモード時の各周辺装置の動作状態を指定
しておくのに対して、本実施例では、マイクロコンピュ
ータ２００を製造するときに、マスクスイッチ２１５．
２１６により各周辺装置のホルトモード時の動作状態を
指定しておくようにしており、動作そのものは第１の実
施例と同一である。よってＣＰＵ２１２はホルト状態指
定信号１３４，１３５のような出力信号を生成する必要
はなく、従来例と同様のＣＰＵで゛よいことになる。
第５図は本発明の第３の実施例を示すブロック図である
。まずホルトモードについて説明する。
。まずホルトモードについて説明する。
ホルトモードに入る前に、周辺装置８１３１周辺装置８
１４へのクロック供給を選択するレジスタ８２６及び８
２７にそれぞれボルト時に停止する場合は” １ ”
、停止しない場合はＯ″をＣＰＵからの命令８１２によ
り書込み、周辺装置へのクロック供給を設定しておく。
１４へのクロック供給を選択するレジスタ８２６及び８
２７にそれぞれボルト時に停止する場合は” １ ”
、停止しない場合はＯ″をＣＰＵからの命令８１２によ
り書込み、周辺装置へのクロック供給を設定しておく。
ＣＰＵ８１２の命令により、レジスタ８２４か“′１”
となると、アンドゲート８２１，８２２はレジスタ８２
６及び８２７に格納されている値を示す。従って、アン
ドゲート８１５はレジスタ８２４が“１″であるので、
クロックジェネレータ８１１からのクロックＣＬＫにか
かわらず“０′′を出力し、ＣＰＵ８１２へのクロック
信号の供給を停止する。また、周辺装置８１３２周辺装
置８１４ヘクロック信号を供給するアンドゲート８１６
．８１７はそれぞれレジスタ８２６，８２７の値が′０
′”の場合はＣＬＫの値を出力しクロックの供給を行な
い、“１″の場合は” ｏ ”を出力しクロック信号の
供給を停止する。よってレジスタ８２６及び８２７に格
納されている値が“１′“Ｏ“によりボルト時の周辺装
置へのクロック信号の供給の選択が可能となる。
となると、アンドゲート８２１，８２２はレジスタ８２
６及び８２７に格納されている値を示す。従って、アン
ドゲート８１５はレジスタ８２４が“１″であるので、
クロックジェネレータ８１１からのクロックＣＬＫにか
かわらず“０′′を出力し、ＣＰＵ８１２へのクロック
信号の供給を停止する。また、周辺装置８１３２周辺装
置８１４ヘクロック信号を供給するアンドゲート８１６
．８１７はそれぞれレジスタ８２６，８２７の値が′０
′”の場合はＣＬＫの値を出力しクロックの供給を行な
い、“１″の場合は” ｏ ”を出力しクロック信号の
供給を停止する。よってレジスタ８２６及び８２７に格
納されている値が“１′“Ｏ“によりボルト時の周辺装
置へのクロック信号の供給の選択が可能となる。
次にストップモードについて説明する。レジスタ８２８
はストップ時に発振器８１０の発振を停止又は発振状態
にするかを選択するレジスタで、” １ ”の場合はス
トップ時に発振器８１０の発振は停止し、０′”の場合
ストップ時に発振器８１０の発振は継続する。ストップ
モードに入る前にこのレジスト８２８を設定しておく。
はストップ時に発振器８１０の発振を停止又は発振状態
にするかを選択するレジスタで、” １ ”の場合はス
トップ時に発振器８１０の発振は停止し、０′”の場合
ストップ時に発振器８１０の発振は継続する。ストップ
モードに入る前にこのレジスト８２８を設定しておく。
ＣＰＵ８１２の命令によりレジスタ８２５が′“１″と
なると、クロックジェネレータ８１１からのクロックＣ
ＬＫが′０″となり、ＣＰＵ８１２、周辺装置８１３１
周辺装置８１４にクロック信号を供給するアンドゲート
８１５，８１６．８１７は全て“Ｏ″となり全てのクロ
ック信号の供給を停止する。
なると、クロックジェネレータ８１１からのクロックＣ
ＬＫが′０″となり、ＣＰＵ８１２、周辺装置８１３１
周辺装置８１４にクロック信号を供給するアンドゲート
８１５，８１６．８１７は全て“Ｏ″となり全てのクロ
ック信号の供給を停止する。
また、レジスタ８２８が“１″の場合は、アンドケート
８２３が“１″となり発振器８１０は発振を停止し、レ
ジスタ８２８が“０パの場合にはアントゲート８２３は
“０゛′のままで発振器８１０は発振を継続したままと
なる。
８２３が“１″となり発振器８１０は発振を停止し、レ
ジスタ８２８が“０パの場合にはアントゲート８２３は
“０゛′のままで発振器８１０は発振を継続したままと
なる。
本実施例では、第１の実施例に比較して、ストップ時に
発振器の発振を継続させるか、停止させるかの選択を行
なうレジスタを持ち、ストップ解除時に発振安定時間を
必要としない発振継続モードと発振器も停止させる超低
消費電力である発振停止モードの選択が可能である。
発振器の発振を継続させるか、停止させるかの選択を行
なうレジスタを持ち、ストップ解除時に発振安定時間を
必要としない発振継続モードと発振器も停止させる超低
消費電力である発振停止モードの選択が可能である。
第６図は本発明の第４の実施例を示すブロック図である
。本実施例ではホルト・ストップ・モードではない通常
の動作時においても周辺装置８１３、周辺装置８１４へ
のクロック信号の供給が選択できるよう、レジスタ９２
９．９３０と２人力オアゲート９１９，９２０を第３の
実施例に対して追加している。
。本実施例ではホルト・ストップ・モードではない通常
の動作時においても周辺装置８１３、周辺装置８１４へ
のクロック信号の供給が選択できるよう、レジスタ９２
９．９３０と２人力オアゲート９１９，９２０を第３の
実施例に対して追加している。
まず通常モードの動作について説明する。リセット信号
によりレジスタ９２９，９３０はそれぞれリセットされ
る。レジスタ９２９，９３０かリセットされると、オア
ゲート９１９，９２０が“′○°″となり、周辺装置８
１３１周辺装置８１４にクロック信号が供給され、リセ
ットに数クロ、アクを必要とする周辺装置もリセットさ
れ通常の動作を行なう。次にレジスタ９２９に” １
” 、レジスタ９３０に“′Ｏ″を書込むと、オアケー
ト９１９９２０はそれぞれ“１”、’“０”となり、周
辺装置８１３へのクロック信号を供給するアンドゲート
８１６はレジスタ８２４．レジスタ８２５の内容にかか
わらすＩＩ ＯＩＩを出力し、周辺装置８１４へのクロ
ック信号を供給するアンドゲート８１７はクロック信号
ＣＬＫを出力する。
によりレジスタ９２９，９３０はそれぞれリセットされ
る。レジスタ９２９，９３０かリセットされると、オア
ゲート９１９，９２０が“′○°″となり、周辺装置８
１３１周辺装置８１４にクロック信号が供給され、リセ
ットに数クロ、アクを必要とする周辺装置もリセットさ
れ通常の動作を行なう。次にレジスタ９２９に” １
” 、レジスタ９３０に“′Ｏ″を書込むと、オアケー
ト９１９９２０はそれぞれ“１”、’“０”となり、周
辺装置８１３へのクロック信号を供給するアンドゲート
８１６はレジスタ８２４．レジスタ８２５の内容にかか
わらすＩＩ ＯＩＩを出力し、周辺装置８１４へのクロ
ック信号を供給するアンドゲート８１７はクロック信号
ＣＬＫを出力する。
同様にレジスタ９２９に“○°”、レジスタ９３０に“
１”を書込むと、周辺装置８１３にはクロック信号ＣＬ
Ｋを供給し、周辺装置８１４にはＯ“を出力する。
１”を書込むと、周辺装置８１３にはクロック信号ＣＬ
Ｋを供給し、周辺装置８１４にはＯ“を出力する。
ホルトモートの動作では、レジスタ８２６．８２７より
もレジスタ９２９，９３０か優先されるため、レジスタ
９２９．９３０に°′１°゛か設定されている場合は、
ホルトモートに入ってもレジスタ８２６，８２７の値に
かかわらす周辺装置８１３、周辺装置８１４にはクロッ
ク信号を供給しない。なお、ストップモートの動作は第
３の実施例と同様である。本実施例では、通常モードで
の周辺へのクロックの供給を選択するレジスタを設けて
、ホルトモードに加え、通常モートても周辺装置へのク
ロック信号供給を制御し消費電力の低減が可能となる。
もレジスタ９２９，９３０か優先されるため、レジスタ
９２９．９３０に°′１°゛か設定されている場合は、
ホルトモートに入ってもレジスタ８２６，８２７の値に
かかわらす周辺装置８１３、周辺装置８１４にはクロッ
ク信号を供給しない。なお、ストップモートの動作は第
３の実施例と同様である。本実施例では、通常モードで
の周辺へのクロックの供給を選択するレジスタを設けて
、ホルトモードに加え、通常モートても周辺装置へのク
ロック信号供給を制御し消費電力の低減が可能となる。
以上説明した実施例では、周辺装置か２つの場合につい
て説明したが、本発明は周辺装置の数は２つに限定され
るわけではなく、周辺装置の数に対応して論理ゲート、
ラッチ、レジスタ等を設ければ、３つ以上の周辺装置に
対しても同様の効果が得られる。
て説明したが、本発明は周辺装置の数は２つに限定され
るわけではなく、周辺装置の数に対応して論理ゲート、
ラッチ、レジスタ等を設ければ、３つ以上の周辺装置に
対しても同様の効果が得られる。
本発明により、ホルトモード時に停止させておく周辺装
置を設定でき、ホルトモード時に動作不要な周辺装置の
クロック信号の供給を停止し、停止させた周辺装置の分
だけ従来より低消費電力化がかはれるようになる。
置を設定でき、ホルトモード時に動作不要な周辺装置の
クロック信号の供給を停止し、停止させた周辺装置の分
だけ従来より低消費電力化がかはれるようになる。
また、ストップモード時において、超低消費電力である
発振器停止モードと発振継続モードを選択でき、発振継
続モードではストップ解除後、発振安定時間を必要とし
ない。
発振器停止モードと発振継続モードを選択でき、発振継
続モードではストップ解除後、発振安定時間を必要とし
ない。
更に、ホルトモード時のみでなく、通常モードにおいて
も動作不要な周辺装置へのクロック信号の供給を停止さ
せ通常モードての低消費電力化かはかれる効果がある。
も動作不要な周辺装置へのクロック信号の供給を停止さ
せ通常モードての低消費電力化かはかれる効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１の実施例のストップモードを説明するための波形図
、第３図は第１の実施例のホルトモードを説明するため
の波形図、第４図は本発明の第２の実施例を示す回路図
、第５図は本発明の第３の実施例を示す回路図、第６図
は本発明の第４の実施例を示す回路図、第７図は従来例
を示す回路図、第８図は従来のストップモートを説明す
るための波形図、第９図は従来のホルトモートを説明す
るための波形図である。 １００．２００，３００．８００ ９００・・マイクロ
コンピュータ、１１１．８１１・・・クロックジェネレ
ータ、１１２．２１２，８１２・・中央処理装置、１１
３，８１３．１１４，８１４・・周辺装置、１１５，１
１６・・・ラッチ、１１７ １２２．１２６・・・３人
力アンドゲート、１１９・ ２人カッアゲート、１２１
，１２５．３１１・・・２人力アンドゲート、１２８・
・クロック信号、１２９・・ホルト命令信号、１３０・
・ストップ命令信号、１３３・・・リセット信号、２１
５，２１６・・・マスクスイッチ、８１０・・・発振器
、８１５，８１６，８１７・・・２人力アンドゲート、
９１９，９２０・・・２人カオアゲート、８２１，８２
２，８２３・・・２人力アンドゲート、８２４，８２５
，８２６ ８２７．８２８，９２９，９３０川レジスタ
。
第１の実施例のストップモードを説明するための波形図
、第３図は第１の実施例のホルトモードを説明するため
の波形図、第４図は本発明の第２の実施例を示す回路図
、第５図は本発明の第３の実施例を示す回路図、第６図
は本発明の第４の実施例を示す回路図、第７図は従来例
を示す回路図、第８図は従来のストップモートを説明す
るための波形図、第９図は従来のホルトモートを説明す
るための波形図である。 １００．２００，３００．８００ ９００・・マイクロ
コンピュータ、１１１．８１１・・・クロックジェネレ
ータ、１１２．２１２，８１２・・中央処理装置、１１
３，８１３．１１４，８１４・・周辺装置、１１５，１
１６・・・ラッチ、１１７ １２２．１２６・・・３人
力アンドゲート、１１９・ ２人カッアゲート、１２１
，１２５．３１１・・・２人力アンドゲート、１２８・
・クロック信号、１２９・・ホルト命令信号、１３０・
・ストップ命令信号、１３３・・・リセット信号、２１
５，２１６・・・マスクスイッチ、８１０・・・発振器
、８１５，８１６，８１７・・・２人力アンドゲート、
９１９，９２０・・・２人カオアゲート、８２１，８２
２，８２３・・・２人力アンドゲート、８２４，８２５
，８２６ ８２７．８２８，９２９，９３０川レジスタ
。
Claims (1)
- 【特許請求の範囲】 １、中央処理装置と、複数の周辺装置と、クロック発生
手段と、前記クロック発生手段からのクロックを前記中
央処置装置又は任意の周辺装置を選択して供給するクロ
ック供給手段とを有することを特徴とするマイクロコン
ピュータ。 ２、前記中央処理装置及び前記複数の周辺装置のすべて
が前記クロックの供給を受けていない時に、前記クロッ
ク発生手段を構成する発振器を発振させるか否かを選択
する手段を有することを特徴とする請求項１記載のマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215546A JPH0497407A (ja) | 1990-08-15 | 1990-08-15 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215546A JPH0497407A (ja) | 1990-08-15 | 1990-08-15 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497407A true JPH0497407A (ja) | 1992-03-30 |
Family
ID=16674222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2215546A Pending JPH0497407A (ja) | 1990-08-15 | 1990-08-15 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876876A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | マイクロプロセッサのクロック供給制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642827A (en) * | 1979-09-18 | 1981-04-21 | Nec Corp | Data processor |
| JPS6219922A (ja) * | 1985-07-17 | 1987-01-28 | Canon Inc | 電子機器 |
-
1990
- 1990-08-15 JP JP2215546A patent/JPH0497407A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642827A (en) * | 1979-09-18 | 1981-04-21 | Nec Corp | Data processor |
| JPS6219922A (ja) * | 1985-07-17 | 1987-01-28 | Canon Inc | 電子機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0876876A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | マイクロプロセッサのクロック供給制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611920B1 (en) | Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit | |
| JPH098632A (ja) | 半導体集積回路 | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| KR100247582B1 (ko) | 클럭 신호 제어 시스템 | |
| JPH05341019A (ja) | 半導体集積論理回路 | |
| JPH0497407A (ja) | マイクロコンピュータ | |
| JP3808716B2 (ja) | 電源装置 | |
| US5111487A (en) | Electronic timer apparatus | |
| JPS6148726B2 (ja) | ||
| JP3166239B2 (ja) | クロック信号供給装置 | |
| JPH0683616A (ja) | 半導体集積回路 | |
| JP2001035148A (ja) | データ処理装置 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JP3463666B2 (ja) | 半導体集積回路とその検査方法 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPS6355090B2 (ja) | ||
| JPS61128312A (ja) | 演算処理装置 | |
| JPS58134339A (ja) | 情報処理装置 | |
| JPH0433116A (ja) | マイクロコンピユータ | |
| JPH07104800B2 (ja) | プログラム評価装置 | |
| JPH0212436A (ja) | 半導体装置 | |
| JPS58204386A (ja) | 電子時計用集積回路 | |
| JPH0591090A (ja) | ダブルバツフア構成におけるパリテイ演算回路 | |
| JPH06164342A (ja) | クロック信号生成回路 |