JPH01284932A - 内部メモリ領域へのアクセス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、内部メモリとのデータの授受を直接に行なえ
る内部メモリ領域へのアクセス装置に関する。

（従来の技術） 従来から、システムが異常な状態に陥って、正常なルー
トでは内部メモリのデータを取り出すことができなくな
った場合に、その内部メモリに格納されたデータを失わ
ずに取り出す技術が種々に開発されている。

その１つには、外部記憶手段を利用する方法があり、そ
れ以外の方法としては、内部メモリをシステムから物理
的に分離可能な状態で組み立てておき、システムがダウ
ンした場合には内部メモリを他のシステムに差し換える
ものである。この後者の方法では、プリント基板（ＰＣ
Ｂ）などが利用される。

（発明が解決しようとする課題） このような従来の技術では、システムの価格が高くなり
、かつシステム構成上の自由度が低下する等の欠点があ
った。また、システムがソフトウェア上のトラブルで異
常状態になった場合でも、ハードウェアの交換で対処す
る必要があるため、コスト的な面での問題も大きかった
。

本発明は、上記課題を解決するためになされたもので、
システムが異常な状態に陥って、正常なルートでは内部
メモリのデータを取り出すことができないときに、内部
メモリとデータの授受を行なえる内部メモリ領域へのア
クセス装置を提供することを目的としている。

（課題を解決するための手段） 本発明によれば、内部メモリを有する電子回路のシステ
ムダウンに際して該内部メモリとデータの授受を行なう
内部メモリ領域へのアクセス装置において、前記電子回
路のメモリバスと接続される外部インタフェイスと、こ
の外部インタフェイスを経由してシステム外部から所定
の制御信号を入力する制御信号発生手段および前記内部
メモリに接続されるバックアップメモリを含む外部デバ
イスとから構成される内部メモリ領域へのアクセス装置
を提供できる。

（作用） 本発明の内部メモリ領域へのアクセス装置は、前記制御
信号により強制的にシステムを停止させ、その間に前記
外部デバイスが前記インタフェイスからメモリバスにア
クセスし、所定のメモリ内容をロードあるいはセーブす
るようにしたことを特徴としている。

（実施例） 以下、本発明の一実施例を図面に従って詳細に説明する
。

図面に示されたブロック図は、入出力装置１と、これが
接続可能に構成された対象となるシステムである。入出
力装置１は、ＲＡＭ　（ランダムアクセスメモリ）等の
所定の容量を有するバックアップメモリ３が設けられ、
他方、対象となるシステム２側には、予めこの入出力装
置１に接続可能な外部インタフェイス４が設けられてい
る。システム２は、ＣＰＵ５、ＲＡＭ６、メモリ制御回
路７等から構成され、その内部メモリパス８は上記外部
インタフェイス４に接続されている。

こうしたＲＡＭ６など内部メモリを有する電子回路シス
テム２は、そのシステムダウンに際して該内部メモリと
データの授受を行なうためには、まず、ＣＰＵ５の機能
を停止する必要がある。上記入出力装置１は、このため
の停止制御信号を発生する停止制御信号発生回路９と、
メモリ制御回路７を制御して、ＲＡＭ６の所定領域にア
クセスするための制御信号発生回路１０とを有している
。そして、上記外部インタフェイス４に対応する接続手
段４′により、システム２が異常状態に陥って正常なル
ートではメモリ内容を吐き出せなくなった場合に、上記
バックアップメモリ３との間でデータの授受を行なうよ
うにしている。

即ち、上記外部インタフェイス４によりバックアップメ
モリ３を内部メモリパス８と接続し、同時にシステムを
停止させるための信号をＣＰＵ５に供給する。その後、
システムが停止１ノている間に、メモリアクセスに必要
な疑似的な制御信号を制御信号発生回路１０から入力し
、例えばバックアップメモリ３に容易されているデータ
を内部メモリにロードし、あるいはＲＡＭ６から読み出
して、バックアップメモリ３内にセーブすることができ
る。制御信号発生回路１０で、ＲＡＭ６あるいはバック
アップメモリ３のアドレス指定を可能にしておき、シス
テムダウンした電子回路システムに換えて、データを破
壊することなしに他のシステムにそのデータを８転する
ことができる。

このように、上記実施例の方法によれば、システムの自
由度を損なうことなく、システムダウンに対処すること
ができる。

以上、この発明をある程度詳細にその最も好ましい実施
態様について説明したが、その好ましい実施態様の説明
は、構成の詳細な部分についての変形、特許請求の範囲
に記載された本発明の精神に反しない限りでの種々な変
形、あるいはそれらを組み合わせたものに変更すること
ができることは明らかである。

（発明の効果） 以上説明したように、本発明によれば、対象となるシス
テムのＣＰＵが正常に動作しない場合でも、メモリ内容
を外部から読み取り、あるいは外部から所定の内容を所
定の領域に書き込むことが可能となり、しかも、システ
ムの保守性を損なわずに自由なシステム構成ができ、コ
スト的にも従来方法に比較して有利な内部メモリ領域へ
のアクセス装置を提供できる。

【図面の簡単な説明】

図は、本発明の一実施例を示すブロック図である。 １・・・入出力装置、２・・・対象となるシステム、３
・・・バックアップメモリ。 特許出願人　ファナック株式会社 代　理　人　弁理士　辻　　　實

Claims (3)

【特許請求の範囲】
1. （１）内部メモリを有する電子回路のシステムダウンに
   際して該内部メモリとデータの授受を行なう内部メモリ
   領域へのアクセス装置において、前記電子回路のメモリ
   バスと接続される外部インタフェイスと、この外部イン
   タフェイスを経由してシステム外部から所定の制御信号
   を入力する制御信号発生手段および前記内部メモリに接
   続されるバックアップメモリを含む外部デバイスとから
   構成され、前記制御信号により強制的にシステムを停止
   させ、その間に前記外部デバイスが前記インタフェイス
   からメモリバスにアクセスし、所定のメモリ内容をロー
   ドあるいはセーブするようにしたことを特徴とする内部
   メモリ領域へのアクセス装置。
2. （２）前記外部デバイスには、ＲＡＭ構成のバックアッ
   プメモリを有することを特徴とする請求項（１）に記載
   め内部メモリ領域へのアクセス装置。
3. （３）前記外部インタフェイスを介して外部デバイスか
   ら入力される制御信号には、ＣＰＵを停止させる停止制
   御信号と、内部メモリに対する転送制御信号とが含まれ
   ることを特徴とする請求項（１）に記載の内部メモリ領
   域へのアクセス装置。