JPH0128547B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、通信チヤンネル上での競合を除去
する装置に関し、特に一つの通信チヤンネルを共
有する複数個の各ステーシヨンに順々に優先権を
与えるチヤンネル使用の割当て装置に関する。

この発明は、ここに参照して合体されるユージ
ン・ジー・ブルームケ及びフイリツプ・イー・ホ
ワイトにより、かつこの発明と同一出願人に譲渡
された米国特許出願第903345号（米国特許第
4199661号として特許；特公昭63−56735号に対
応）「通信チヤンネル上の競合を除去する方法及
び装置」に関連するものである。

（従来の技術） 競合チヤンネル（contention channel）とは、
複数個のステーシヨン間で通信を共有するように
した通信チヤンネルである。典型的には、ステー
シヨンは、例えばプロセツサ、デバイス制御装置
等のようなデータ処理システムから成る。競合チ
ヤンネルは、それぞれ通信を開始できる複数個の
「能動（active）」ステーシヨンにより共有され
る。そして、「受動（passive）」ステーシヨン、
即ちアドレスにより指定されたときは応答をする
ことができるが、独立して自ら通信の伝送を開始
することはできないステーシヨンも、この競合チ
ヤンネルに含めることがある。

単純な競合チヤンネルにおいては、能動ステー
シヨンは、送出すべきメツセージがあれば直ち
に、これをそのチヤンネル上に送出することがで
きる。このような単純なチヤンネルでは、もし、
２つ以上のステーシヨンが同一の時期に送信しよ
うとしている場合には、メツセージが重なり合う
ので、互にメツセージを破壊すること
（garbling）がある。単純なチヤンネルは、トラ
フイツク量の少ないチヤンネルには適するが、多
数のステーシヨンから生起する多量のトラフイツ
クを処理する能力はないので、余り大きく拡張し
ても多数のステーシヨンに適用することはできな
い。また、破壊されたメツセージを再送処理する
ことは、チヤンネルのトラフイツク量を増大させ
る傾向があるので、それによりメツセージを破壊
する可能性が更に増大する。

単純な競合チヤンネルに伴う問題のいくつかを
解決するために、チヤンネルが活性である間は非
送信のステーシヨンの全てを締出すことが通常行
なわれていた。このようにして、「チヤンネル活
性」信号及び「チヤンネル空き」信号がそのチヤ
ンネル上に課されており、したがつて、送信しよ
うとするステーシヨンは、チヤンネルが空きとな
るまで待機しなければ送信を開始することができ
ない。しかし、２つ以上のステーシヨンがチヤン
ネルが空きとなるのを待機させられた場合は、そ
のチヤンネルが空きになり次第、これらのステー
シヨンがチヤンネルを占有しようとするので、メ
ツセージは破壊され、再送を必要とする結果とな
る。この問題を解決するため、チヤンネル空き状
態につづく所定のある期間のあいだ、各ステーシ
ヨンがそのチヤンネルを占有するのを禁止させる
ことが提案された。各ステーシヨンに対して異な
る時間遅れを与えておくことにより、２つまたは
それ以上のステーシヨン間の争奪の可能性を完全
に避けることができる。実際は、各ステーシヨン
に異なる時間遅れを割当てることによつて、短い
時間遅れを有するステーシヨンは、より長い時間
遅れを有するステーシヨンに対して高い順位の優
先権を有するようにして、ステーシヨンに固定的
な優先順位が与えられる。従来の通信システムに
関する更に詳細な理解は、前記ブルームケ及びホ
ワイトの出願（米国特許第4199661号）を参照す
ることで得られる。多くの応用のため、重要性が
より低いステーシヨンに対してはより低い優先権
を与えることによつて、全ステーシヨンの要求に
適当に応じている。しかし、このような構成のも
のは、いくつかのステーシヨンを他のステーシヨ
ンに対して従属させることが不可能な状況では、
満足が得られない。この点から、ある種のシステ
ム設計では、各ステーシヨンに対してチヤンネル
使用の占有に対してほぼ均等な機会を与えること
を必要とすることがある。更に、非常に高いトラ
フイツク量のチヤンネルでは、より高い優先権の
ステーシヨンがより低い優先権のステーシヨンの
要求が満たされるのを妨げるので、その低い優先
権のステーシヨンがチヤンネルを占有するまでに
は相当な遅れが発生する。

（発明が解決しようとする問題点） 従つて、優先権の割当ては各ステーシヨン間で
行なわれることが望ましい。この発明の主な目的
は、通信チヤンネルに対するステーシヨンの優先
権の割り当てを変更し得る技術を提供することに
ある。

前述のブルームケ及びホワイトの発明は、各ス
テーシヨンに対して一つのタイム・スロツトを割
当てる一方、他のステーシヨンは全て禁止にする
ことによつて前述の問題を解決している。この発
明は、各ステーシヨンに対する時間遅れを変更す
ることにより優先権の割当てを変更することに関
する。

従つて、この発明の他の目的は、各ステーシヨ
ンがチヤンネルの使用の占有を可能とする複数の
能動ステーシヨンを有する競合チヤンネルに対
し、各ステーシヨンの時間遅れを周期的に変更す
ることにより、ステーシヨンの優先権の割当てを
変更する技術を提供することにある。

ある種の通信チヤンネルでは、優先権割当てに
関する問題を、中央ステーシヨンが周辺の各ステ
ーシヨンを順次質問（ポール）し、ポールを受け
た周辺のステーシヨンがレデイの場合には、その
ポールを受けたステーシヨンをして送信可能にな
らせることについて、優先権割当てに関する問題
を解決している。しかし、このような構成配置
は、周辺のステーシヨン自体が中央ステーシヨン
の干渉即ち制御なしにメツセージをやり取りする
場合には適当ではない。更に、周辺のステーシヨ
ンをポーリングすることは、各ステーシヨンが送
信レデイにあり、かつ、そのチヤンネルが非活性
（inactive）のときに周辺の他のステーシヨンに
よつてそのチヤンネルが占有されることに反対す
るように、そのステーシヨンが中央ステーシヨン
の質問に応答することを要求する。従つて、この
発明の他の目的は中央ステーシヨンの制御即ち干
渉なしに、ステーシヨン間の優先権を定め、かつ
優先権の割当てが順次変更されるようにすること
にある。

（問題点を解決するための手段および作用） この発明は、それぞれチヤンネルの使用を占有
できる複数のステーシヨンにより共有された通信
チヤンネル即ち競合チヤンネル上での争奪は、各
ステーシヨンに対して異なる時間遅れを与え、そ
の時間後、その各ステーシヨンがチヤンネルの使
用を占有することを可能にすることにより、最小
化される。時間遅れは、カウントを連続的に行う
周期的なカウンタ手段により得られる。最高位の
優先権を有する１つのステーシヨンを識別の表示
（即ちアドレス）を記憶するレジスタ手段が備え
られる。各ステーシヨンには、前記レジスタ手段
に記憶された表示に基づき、各ステーシヨンに固
有の優先順位、即ち固有のカウントに関連した優
先順位を確立する手段が備えられる。カウント手
段がステーシヨンの優先順位に関連したカウント
になつたときは、このステーシヨンはチヤンネル
の使用を占有することが可能となる。

この発明の第１の特徴は、あるステーシヨンが
チヤンネルの使用の占有を可能にされる度に、全
ての前記レジスタ手段における表示を同期させる
ことにある。

この発明の他の特徴は、いずれのステーシヨン
も実際にはチヤンネルの使用を占有することな
く、１つのステーシヨンが所定回数だけイネーブ
ル状態にされたときは、全ての前記レジスタ手段
における表示を同期させることにある。

この発明の他の特徴は、１つのステーシヨンが
そのチヤンネルの使用を占有する度に全てのカウ
ンタ手段をリセツトせしめ、それによつてカウン
タ手段の同期を確保することにある。

この発明の他の特徴は、優先権割当て装置が空
きチヤンネルの争奪の抑止ありのモード又はなし
のモードで動作することができることにある。こ
の空きチヤンネルの争奪の抑止を用いると、各ス
テーシヨンは、優先順位に従い、一回に一つのタ
イム・スロツトが与えられ、そのタイム・スロツ
ト中は他の全てのステーシヨンを排除してそのチ
ヤンネルの使用を占有することができる。空チヤ
ンネルの争奪の抑止なしで動作する時は、ステー
シヨンはその時間遅れの完了後にそのチヤンネル
の使用を占有することができる。

この発明の前記及びその他の特徴は、次の詳細
な説明及び付図から十分に理解されるものであ
る。

（実施例） 競合即ち通信チヤンネルを有する１つのステー
シヨンにおける優先権割当て装置のブロツク回路
図を示す第１図を参照すると、典型的な競合チヤ
ンネルは、通信チヤンネル及び複数のステーシヨ
ンを含み、少なくとも一部のステーシヨンが能動
ステーシヨン、即ち通信を開始できるステーシヨ
ンである。典型的なステーシヨンは、例えば周辺
デバイス、データ処理システム用のメモリ又はデ
イスク駆動装置並びにデバイス・コントローラを
含む。デバイス・コントローラは周辺デバイスと
競合チヤンネルとの間のインターフエイスであ
る。デバイス・コントローラは、例えば二進コー
ドで表わされる固有のアドレスを有する（ここで
示す実施例では、アドレスは４ビツトのコードか
ら成るものとし、16通りの固有のアドレスを許容
するものである）。周辺デバイス、デバイス・コ
ントローラ及び通信チヤンネルは、周知の技術で
あるから、図示しない。

この発明によると、各ステーシヨンは優先権割
当て装置を含む。このような装置の好適な実施例
を構成するものとして図示してある。

第１図に示すように、カウンタ１０はクロツク
信号が入力されると、サイクリツクのカウンタ１
２へキヤリを出力する。カウンタ１０，１２は、
オア・ゲート１４からリセツト信号が入力され、
このオア・ゲート１４には、ステーシヨン・コン
トローラからのチヤンネル活性信号と比較回路１
６からの信号が入力される。またカウンタ１２は
４ビツトの出力を比較回路１６に供給し、比較器
１６の他の４ビツトの入力は、最大アドレス（即
ち、最高位アドレスを有するステーシヨンのアド
レス）を入れている最大アドレス用レジスタ１８
から受け取る。

レジスタ２０は、ステーシヨン・コントローラ
から４ビツトを受け取り、最高位の優先権を有す
るステーシヨンを表わすアドレスを記憶する。レ
ジスタ２２は特定のステーシヨンの４ビツトのア
ドレスを記憶する。引算回路２４は、レジスタ１
８，２０，２２から入力されており、４ビツトの
出力を比較回路２６の一入力としている。比較回
路２６の他の入力はカウンタ１２から供給され
る。比較回路２６は周期的なカウンタ２８及びナ
ンド・ゲート３０のアンド入力に出力信号を供給
する。ナンド・ゲート３２は、チヤンネル活性信
号がそのアンド入力に供給され、その否定入力は
ステーシヨン送信機コントローラから供給され
る。そして、ナンド・ゲート３２はその出力をナ
ンド・ゲート３０の否定入力に供給する。ナン
ド・ゲート３０はステーシヨン・コントローラに
送信イネーブル信号を出力し、サイクル・カウン
タ２８はステーシヨン・コントローラに一斉呼出
信号を出力する。

説明の便宜上、カウンタ１０を９ビツト・カウ
ンタとし、また、カウンタ１２を４ビツト・カウ
ンタとする。これに代えて、カウンタ１０，１２
を13ビツトの単一のカウンタで置換し、その上位
４ビツトだけを比較回路１６の入力に供給するよ
うにしてもよい。ステーシヨン・アドレスと最大
アドレスは、図示の実施例のようにそれぞれレジ
スタ２２及び１８に含まれるように構成してもよ
いが、これらはまた、４ビツト16進のマニアル・
スイツチで構成して、ローカル・ステーシヨンの
アドレス及びチヤンネルにおけるステーシヨンの
最大番号をそれぞれ表わす２進コードを発生させ
るようにしてもよい。例えば、そのチヤンネルに
アドレス0000から1011までの12個の能動ステーシ
ヨンがあるときは、各ステーシヨンのレジスタ１
８にセツトされる最大アドレスは1100である。一
方、ローカル・ステーシヨンのレジスタ２２に
は、各ローカル・ステーシヨンのアドレスがセツ
トされる。

説明の便宜上、その通信チヤンネルに関連して
12個の能動ステーシヨンがあり、アドレス0000か
ら1011（０〜11）を与えるものとすると、各ステ
ーシヨンの最大アドレスのレジスタ１８はすべて
２進の12（1100）にセツトされる。更に、全ての
カウンタ１０，１２がゼロにセツトされており、
かつ、全てのレジスタ２０に第８ステーシヨンの
アドレス、即ち２進の７（0111）が入れてあるも
のとする。更に第７、第８及び第９ステーシヨン
が送信レデイでない（チヤンネル使用の占有の機
会が与えられた時どれも送信レデイにはならなか
つた）が、第10ステーシヨンはチヤンネルの使用
に対してレデイであるとする。

前述の条件において、そのチヤンネルが非活性
すなわち空きであり、第８ステーシヨンの引算回
路２４はレジスタ２０の内容とレジスタ２２の内
容との差がゼロであることを示し、他のステーシ
ヨンの全引算回路２４が別の結果を示すものとす
ると、第８ステーシヨンの引算回路２４はゼロの
２進信号を第８ステーシヨンの比較回路２６に供
給するであろう。第９ステーシヨンにおける引算
回路２４は第９ステーシヨンのアドレス（1000）
からレジスタ２０の２進符号（先に0111と想定し
た）を引算して＋１カウントの結果を得る。この
結果である＋１の２進符号（0001）は第９ステー
シヨンの比較回路２６に入力される。同様に、第
10ステーシヨンにおける引算回路２４は＋２の差
を得、比較回路２６に２進符号（0010）を入力す
る。このように、各ステーシヨンの引算回路２４
は、レジスタ２０の内容（現在の偏差数ｄ、即ち
最高位の優先権を現に有するステーシヨンのアド
レスを有する）とレジスタ２２のローカル・ステ
ーシヨン・アドレスｉとの間の差に基づく特有の
優先順位番号ｊを発生することが判る。つまり、
引算回路２４は、ｊ＝ｉ−ｄ（ただしｉｄ）及
びｎ−（ｄ−ｉ）（但しｄ＞ｉ）により、優先順位
番号ｊを決定する。ここで、ｎはチヤンネルのス
テーシヨン数である。従つて、引算回路２４は ｊ＝｜ｉ−ｄ｜mod ｎ により特有の優先順位番号ｊを決定する。モジユ
ールmod ｎの値は、最高アドレスのレジスタ１
８の２進符号である。以上述べた条件において、
アドレス（0111）の第８ステーシヨンは優先順位
番号ｊがゼロ（0000）、アドレス（1000）の第９
ステーシヨンは優先順位番号ｊが１（0001）、アド
レス（1001）の第10ステーシヨンは優先順位番号
ｊが２（0010）、アドレス（1010）の第11ステーシ
ヨンは優先順位番号ｊが３（0011）であり、以下
優先順位番号ｊが11（1011）であるアドレス
（0110）の第７ステーシヨンまで連続することが
判る。

優先順位番号ｊは比較回路２６の１つの入力に
供給され、この比較回路への他の入力はカウンタ
１２から供給される（またはカウンタ１０，１２
を一つにしたカウンタの上位４ビツト）。カウン
タ１０，１２が共にゼロ（0000）にセツトされた
とすると、これらの条件のもとに、全てのカウン
タ１２ではそのカウント値ｘが各比較回路２６に
転送される。しかし、アドレス７の第８ステーシ
ヨンのみがカウンタ１２からカウント値ｘ（0000）
と一致する優先順位番号ｊ（0000）を有するので、
第８ステーシヨンの比較回路２６のみがカウンタ
２８及びナンド・ゲート３０に対して出力信号を
出す。

論理設計の当業者においては明らかであるが、
ナンド・ゲート３０，３２はインヒビツト・アン
ド・ノツト・ゲート３４として接続構成され、こ
れより比較回路２６の信号が有で、かつチヤンネ
ル活性信号が無しのとき、又はその３つの入力が
全て有りのときに出力を生じる。特に、比較回路
２６の信号を信号Ａ、チヤンネル活性信号を信号
Ｂ及び送信機活性信号を信号Ｃとすると、インヒ
ビツト・アンド・ノツト・ゲート３４は、Ａ＋
ABCの論理で出力をする。インヒビツト・アン
ド・ノツト・ゲート３４は、ステーシヨン・コン
トローラに送信イネーブル信号を供給し、ステー
シヨンがチヤンネルの使用を占有するのを可能に
させる。（以下で詳細に説明するように、チヤン
ネル活性信号は、いずれかのステーシヨンがチヤ
ンネルの使用を占有するたびに現われ、また送信
機活性信号はその特定のローカル・ステーシヨン
がチヤンネルの使用を既に占有するたびに現われ
る。） 第８ステーシヨンのみがカウンタ１２における
カウントｘに一致する優先順位番号ｊを有するの
で、第８ステーシヨンの比較回路２６のみがカウ
ンタ２８及びインヒビツト・アンド・ノツト・ゲ
ート３４に信号を送る。チヤンネルが活性でない
と想定したので、チヤンネル活性信号は現われ
ず、従つて、ナンド・ゲート３０は、活性化され
て、第８ステーシヨンへ送信イネーブル信号を出
力する。しかし、第８ステーシヨンはチヤンネル
の使用の占有に対してレデイでないと想定された
ので、それ以上何も生じない。

カウンタ１０に接続されるクロツク発生器は、
各ステーシヨンにおいて自由発振の水晶で制御さ
れた50MHzのクロツク信号を出力するものでよ
い。（これに代えて、通信チヤンネルを介してク
ロツク信号を供給することもできるが、このよう
な構成はむしろ適当ではない。）その結果、カウ
ンタ１０は50メガビツト／秒の速度でカウントを
進める。カウンタ１０は、９ビツト・カウンタで
あり、そのキヤリ出力がカウンタ１２に接続され
ている。このため、カウンタ１０は、クロツク信
号の各256サイクルの終端でキヤリ・ビツト出力
を生じる。ここで、特に256サイクルを選んだの
は、伝播遅延に順応するのに256カウントが望ま
しいからであり、他の周波数でもよいことはいう
までもない。カウンタ１０からのキヤリ出力によ
つて、カウンタ１２のカウント値は１カウントだ
け進む。このため、カウンタ１２のカウント値が
（0000）であつたときにカウンタ１０がキヤリを
出力すると、カウンタ１２のカウント値は、第９
ステーシヨンの優先順位番号ｊに一致する0001に
進む。従つて、第９ステーシヨンの比較回路２６
は、カウンタ１２のカウントｘと引算回路２４の
優先番号ｊとの間の一致を検出してナンド・ゲー
ト３０から第９ステーシヨンのコントローラに対
して送信イネーブル信号を出力させる。第９ステ
ーシヨンは、チヤンネルの使用の占有に対してレ
デイになつていないので、これ以上の変化をしな
い。そして、カウンタ１２のカウントが第10ステ
ーシヨンの優先番号ｊに一致する（0010）になる
まで、クロツク信号はカウンタ１０，１２のカウ
ントを進める。

第10ステーシヨンはチヤンネルの使用の占有に
対してレデイであり、かつ、送信レデイであるの
で、第10ステーシヨンのコントローラは、送信イ
ネーブル信号に応答して、チヤンネルにメツセー
ジ及びメツセージ・キヤリア信号を送出する。メ
ツセージ・キヤリア信号は全てのコントローラに
より受信され、各々のオア・ゲート１４にチヤン
ネル活性信号を印加し、全てのカウンタ１０，１
２をゼロにリセツトさせる。カウンタ１０，１２
は、チヤンネル活性信号が存在する限りゼロ・カ
ウントに保持される。優先順位番号ｊを有するス
テーシヨンを除く他の全ステーシヨンは、それぞ
れの比較回路２６で一致が得られないのでイネー
ブル状態にならない。第10ステーシヨンは、チヤ
ンネルを占有すると、セツト・カウント信号を出
力し、現在偏差のレジスタ（current
displacement register）２０に供給する。以下
で述べるように、セツト・カウント信号はチヤン
ネルの使用を占有するステーシヨンのアドレス
（この場合は第10ステーシヨン）であつてもよい。
このような場合は、第10ステーシヨンは、送信イ
ネーブル信号を受信し続ける。（以下で詳細に説
明するように、第10ステーシヨンは、全てのレジ
スタ２０に異なるステーシヨン・アドレスをセツ
トするようにプログラムをすることができる。こ
のような場合は、インヒビツト・アンド・ノツ
ト・ゲート３４が優先権を有するステーシヨンへ
の送信イネーブル信号を禁止する。） チヤンネル使用の占有により、カウンタ１０，
１２がリセツトされ、これらの同期が確保される
のは明らかである。占有しているステーシヨンが
チヤンネルの使用を中止したときは、チヤンネル
使用中信号が出力されなくなり、これによりクロ
ツク信号が再び、以上で説明したように、カウン
タ１０，１２のカウントを進めることが可能とな
る。従つて、処理が継続される。

容易に理解されると思うが、あるステーシヨン
が一度チヤンネルの使用を占有すると、そのチヤ
ンネルは、そのステーシヨンがそれの使用を必要
とする期間に限り、そのステーシヨンに対して完
全に占有される。例えば、占有しているステーシ
ヨンは、他のステーシヨンにメツセージを送信
し、受信ステーシヨンが応答を送信するまでチヤ
ンネルを保持し、更に応答のメツセージが正しい
と立証されるまでチヤンネルを保持し続けるが、
これらは全て周知の技術である。かくして、占有
しているステーシヨンが他のステーシヨンと通信
を開始する場合には、他のステーシヨンは、チヤ
ンネルにそのアドレスを送出してカウンタ２０の
内容を変化させるようなことはしない。（このこ
とから、応答するステーシヨンは能動又は受動ス
テーシヨンであつてもよく、またアドレスがあつ
てもなくてもよい。更に、応答するステーシヨン
は、それが受動ステーシヨンのときは、前述のよ
うな装置をもたないことになる。） 第10ステーシヨンは、チヤンネルの使用を完結
したとき（例えば、質問したステーシヨンからの
応答を受信することに成功したとき）は、チヤン
ネルに対するメツセージ・キヤリア信号の送出を
停止し、これによりチヤンネルをチヤンネル空き
状態に切り換える。かくして、カウンタ１０，１
２はそれぞれのカウントを再開することができ
る。第10ステーシヨンが全てのレジスタ２０にそ
れ自身のアドレスをセツトする前記実施例におい
ては、第10ステーシヨンが最高位の優先権を有
し、第11ステーシヨンが次に高い優先権を有し、
以下この関係で他のステーシヨンが続き、第９ス
テーシヨンが最低位の優先権を有するものとな
る。

カウンタ１２のカウントがチヤンネルの総ステ
ーシヨン数（チヤンネル上の総デバイス数の情報
であつて、この実施例では（1100）と仮定した）
に達したときは、比較回路１６が最大アドレスの
レジスタ１８によりセツトされる値を比較により
検出するので、全てのカウンタ１０，１２をリセ
ツトする。このことは、存在しないステーシヨン
に優先権を与えて時間を無駄にするのを確実に省
く。（もし、チヤンネルに16ステーシヨンあると
きは、比較回路１６及び最大アドレス用レジスタ
１８を省略でき、カウンタの同期が以下で説明す
るように確保される。） 特定のステーシヨンがカウンタ１２と優先順位
番号ｊとの間に一致を検出する度に、関連のカウ
ンタ２８のカウントは１だけ進む。ステーシヨン
がチヤンネルの使用を占有する度に、全てのコン
トローラは、カウンタ２８にサイクル・クリア信
号を入力して全てのカウンタ２８をゼロにリセツ
トする。しかし、全てのステーシヨンが不活性で
あつて、チヤンネルを占有する機会が与えられて
いるのに占有しなかつたときは、各カウンタ２８
は、その該当ステーシヨンがイネーブルにされる
度に１だけ進む。あるステーシヨンのカウンタ２
８のカウント値が３に進むと（各ステーシヨンに
対する優先権の割り当ての２サイクル中にチヤン
ネル上の活性状態がなかつたことを示す）、３に
達したカウンタ２８は、これに接続されている周
辺装置のコントローラに一斉呼出信号を出力し、
強制的にこのコントローラにチヤンネル使用の占
有をさせる。チヤンネルを占有したステーシヨン
はセツト・カウント信号によりそのアドレスを全
てのレジスタ２０に送信し、レジスタ２０のアド
レスを同期させ、以下で説明するように全てのカ
ウンタ１０，１２をゼロにリセツトする。これに
より、カウンタ１０，１２におけるカウントの同
期を確保する。従つて、全てのカウンタ１０，１
２のカウントは、ステーシヨンがチヤンネルを占
有する度に再同期され、この３サイクルより少な
いときは発生しないことが解る。

当業者においては明らかであるが、ステーシヨ
ン数は、カウンタ１２の規模を大きくすることに
より、また比較回路１６，２６及びレジスタ２０
の容量を大きくすることにより、実施例で示した
１６より増加することができる。例えば５ビツ
ト・コードにより32ステーシヨン、また６ビツ
ト・コードにより64ステーシヨンにすることがで
きる。

各カウンタ１０に入力されるクロツク信号が各
ステーシヨンのローカル・クロツク信号又はチヤ
ンネル全体用のマスタ・クロツク信号であつても
よいのは明らかである。しかし、各ステーシヨン
の優先権割当て装置で発生されると共に各ステー
シヨンに固有のクロツク信号が好ましい。いずれ
にしろ、カウンタ１０に供給されるクロツク信号
は、実質的に同期化されて同一の速度になされる
べきである。

比較回路２６は、２種類あるモードのいずれか
一つで動作される。その一つでは、比較回路２６
が２つの入力の一致を検出すると、出力信号を発
生する（即ち、ｘ＝ｊのとき等において、カウン
タ１２のカウント値が優先順位番号に等しいかそ
れ以上（ｘｊ）になると直ちに出力信号が発生
される）。比較回路２６がｘ＝ｊとなつたときだ
け出力をするように構成されている場合は、空き
チヤンネルの争奪の抑止をするように構成されて
いるということであつて、ステーシヨン間での争
奪はあり得ない。要するに、このモードで動作し
ているときは、各ステーシヨンは、カウンタ１２
の数がそれの優先順位番号ｊに達したときにだけ
チヤンネルの使用を占有をすることができる。そ
の結果、各ステーシヨンは、そのステーシヨン自
体に固有なタイム・スロツトを有し、このタイ
ム・スロツト中はチヤンネルの使用を占有でき
る。

比較回路２６がｘｊのとき出力をするように
構成されている場合は、空チヤンネルの争奪の抑
止をしないように構成されているものである。こ
の場合は、ステーシヨンは、その優先順位番号が
カウンタ１２で得られた後はいつでもチヤンネル
の使用の占有が可能である。したがつて、万一、
既に優先権が与えられた２つのステーシヨンが同
時にチヤンネルの使用の占有に対してレデイにさ
れるような場合にのみ、空きチヤンネルについて
の争奪が生じ得るのである。空きチヤンネルの争
奪の抑止は、チヤンネルにおいて争奪がないこと
を確実にするが、しかしそれは次々と続くステー
シヨンへのチヤンネルの提供を要求する。空きチ
ヤンネルの争奪の抑止がないと、優先権は順繰り
に割当てられ、したがつて、各ステーシヨンはカ
ウンタ１２により指示される時間遅延の後、その
チヤンネルの使用が許されるが、以下で説明する
ように争奪が生ずる。しかし、この発明は、シス
テムの設計に従い、空きチヤンネルの争奪の抑止
ありのモード又はなしでのモードでの通信を可能
とする。

第２図は、この発明の他の実施例を示すもの
で、特に現段階における本発明の好適な実施例を
示す。第２図に示す優先権割当て装置は、ゲート
４０，４２を含むこと、ならびにインヒビツト・
アンド・ノツト・ゲート３４に代えてフリツプ・
フロツプ４４、スイツチ４６及びオア・ゲート４
８を備えること、ならびに、サイクル・クリア信
号でなくてチヤンネル活性信号でカウンタ２８を
リセツトするように接続したことを除くと、第１
図に示す装置と本質的に同一である。更に、空き
チヤンネルの争奪の抑止なしのモードのために比
較回路２６が定常的な出力を供給することに代え
て（すなわち、フリツプ・フロツプをセツトする
ことにより）、比較回路２６は一致が得られてゲ
ート４２によりゲートされたときにのみ出力を生
じる。

ゲート４０は、カウンタ１０のキヤリ出力に接
続されており、カウンタ１０からキヤリ出力が生
じるとき（即ち、カウンタがゼロになつたとき）
にのみ、比較回路１６をイネーブルにして最大ア
ドレスｎとカウント値ｘとを比較させる。更に、
ゲート４２は、カウンタ１０に接続され、カウン
タ１０が全て２進の１となつたときにのみ比較回
路２６をイネーブルにしてカウント値ｘと引算の
結果ｊとを比較させる。従つて、比較回路１６及
び２６間に衝突が存在しないようにすることがで
き、ひいて、カウンタ１２のカウントが変るとき
に誤りが発生する危険性は最小にされる。

第２図に示すように、カウンタ２８は、チヤン
ネル活性信号によりゼロにリセツトされ、これに
よりチヤンネルが活性のときは何時でも全てのカ
ウンタ２８のリセツトを引き起す。このような具
合にしてカウンタ２８をリセツトさせる場合に
は、サイクル・クリア信号は省略できる。

オア・ゲート４８についてであるが、図示のよ
うに、そのステーシヨンの送信機からの送信機活
性信号がオア・ゲート４８を介して供給されて、
そのステーシヨンを送信イネーブルにする。従つ
て、そのステーシヨンが送信している限り、送信
イネーブル信号が与えられている。フリツプ・フ
ロツプ４４及びスイツチ４６に関連した回路は、
空きチヤンネルの争奪の抑止ありのモードとなし
のモード間における選択動作をする。以下で説明
するが、空きチヤンネルの争奪の抑止は、比較回
路２６がｘ＝ｊであると決定したときにのみ生
じ、そのステーシヨンの送信機はｘ＝ｊのときに
のみイネーブルにされる。比較回路２６がｘ＝ｊ
を検出した時及びその後に（即ちｘｊのときは
何時でも）、そのステーシヨンの送信機がイネー
ブルにされ、かつ、イネーブルのままに保たれる
とすれば、空きチヤンネルの争奪の抑止はない。

スイツチ４６を図示の位置に設定することによ
り、そのステーシヨン空きチヤンネルの争奪の抑
止なしのモードになる。特定のステーシヨンの比
較回路２６がｘ＝ｊを検出する前にチヤンネルの
使用を占有するステーシヨンがない場合には、そ
のステーシヨンのフリツプ・フロツプ４４はセツ
ト（記憶に）され、スイツチ４６を介してオア・
ゲート４８に連続的な出力を供給し、これから送
信イネーブル信号を出力させる。送信イネーブル
信号はチヤンネルが次に活性になり、かつ、フリ
ツプ・フロツプ４０が反対の状態にリセツトされ
るまでそのステーシヨンに送信イネーブル状態を
持続させる。空きチヤンネルにおいては多数又は
全てのステーシヨンがイネーブルになり得るの
で、その後で送信レデイとなつた最初のものが直
ちにチヤンネルの使用を占有する。チヤンネルが
活性になると、チヤンネル活性信号によりフリツ
プ・フロツプ４４がリセツトされ、オア・ゲート
４８からの信号がなくなる。

スイツチ４６を第２図に示す位置と逆にする
と、装置は空きチヤンネルの争奪の抑止ありのモ
ードになる。したがつて、比較回路２６は、ｘ＝
ｊのときにスイツチ４６を介してその出力をオ
ア・ゲート４８に与え、それによりｘ＝ｊのとき
にだけ送信イネーブル信号を供給する。

空きチヤンネルの争奪の抑止ありのモードで動
作する装置において、スイツチ４６による選択可
能性の特徴を省略したい場合には、比較回路２６
の出力とオア・ゲート４８の入力の間を直接接続
すればよく、そうすることによつてフリツプ・フ
ロツプ４４及びスイツチ４６を取り除くことがで
きる。空きチヤンネルの争奪の抑止なしのモード
で固定的に動作される装置では、スイツチ４６を
除去し、その代りにフリツプ・フロツプ４４のセ
ツト入力とオア・ゲート４８の入力間を直接に接
続すればよい（電気的には第２図に示すスイツチ
４６の位置と同じである）。

この発明の特徴の一つは、あるステーシヨンが
そのチヤンネルの使用を占有するときに、それに
よつて偏差レジスタ２０の全てに１つのアドレス
が書き込まれることにある。そして前述の説明で
は、偏差レジスタ２０に書き込まれたそのアドレ
スがその占有しているステーシヨンのアドレスで
あるという条件に向けられていた（この場合、イ
ンヒビツト、アンド・ノツト・ゲート３４は前述
のように省略できる）。しかし、レジスタ２０に
書き込まれるべきアドレスは、所望する任意のア
ドレスでよい。例えば、レジスタ２０にあるアド
レスが第７ステーシヨンのそれであつた場合に、
あるステーシヨンがそのチヤンネルの使用を占有
すると、レジスタ２０に次のステーシヨンのアド
レス（即ち、第８ステーシヨンのアドレス）をセ
ツトするようにプログラムすることができる。し
たがつて、第10ステーシヨンがチヤンネルの使用
を占有した前述の実施例の場合には、以前のもの
より次に高いアドレスをレジスタ２０に書き込む
ようにプログラムすればよく、これにより、第10
ステーシヨンは第７ステーシヨンのアドレス（レ
ジスタ２０中にある）に１を加えることになつ
て、チヤンネル上にその新しいアドレス（第８ス
テーシヨンのアドレス）を送出し、セツト・カウ
ント信号入力を介して偏差レジスタ２０の全てに
入力する。この場合には、第10ステーシヨンがチ
ヤンネルの使用を占有した時に全てのカウンタ１
２がゼロにリセツトされたから、第８ステーシヨ
ン（そのチヤンネルが解放されるときに最高の優
先権を有するであろう）がチヤンネルの使用の占
有を試行することが可能となる。これは、チヤン
ネル活性信号の存在による動作が禁止されている
ナンド・ゲート３０によつて禁止される。

レジスタ２０の全てへ他のアドレスを書き込む
ことに関する本発明の他の特徴は、再送すること
にある。このことから、もし全てのレジスタ２０
にそれ自体のアドレスを書き込むことの代りに、
その占有しているステーシヨンがレジスタ２０の
全てにその次に小さいアドレス（ｉ−１）を書き
込むとすれば、その占有しているステーシヨンは
チヤンネルが開放されることにより第２の優先権
を有することになるであろう。従つて、例えば第
10ステーシヨンは全てのレジスタ２０に第９ステ
ーシヨンのアドレスを書き込むであろうから、チ
ヤンネルが解放されたときは第10ステーシヨン
は、再度直ちにチヤンネルを使用することが可能
となる。（勿論、第９ステーシヨンがチヤンネル
の使用レデイとならないと仮定した場合）。

論理設計の当業者においては第１図を参照すれ
ば容易に判断が付くことであるが、インヒビツ
ト・アンド・ノツト・ゲート３４は、その否定入
力にチヤンネル活性信号が接続されたナンド・ゲ
ートにより置換することができる。しかし、いく
つかのステーシヨンにそれ自体のアドレスを送出
させてレジスタ２０に書き込ませるようにし、他
のステーシヨンからは他のアドレスを送出させる
ようにすることが望ましい場合には、図示のイン
ヒビツト・アンド・ノツト・ゲート３４は最大の
融通性を有するものとなる。その占有しているス
テーシヨンがどれか他のアドレスを送出するよう
な場合には、全てのステーシヨンは、比較回路２
６からの一致信号の欠如によつて、もしくは、チ
ヤンネル活性信号の存在にするインヒビツト信号
によつて禁止される。（それのアドレスが送出さ
れた非送信ステーシヨンのみが最高位の優先権を
有するので、ナンド・ゲート３２は、占有してい
るステーシヨンを除く他の全てのステーシヨンに
おいてチヤンネル活性信号によつて作動されて、
ゲート３０にインヒビツト信号を供給するであろ
う。チヤンネルが活性でなくなつたときは、それ
のアドレスが全てのレジスタ２０に書き込まれた
ステーシヨンが最高位のアドレスを有するであろ
う。）占有しているステーシヨンがそれ自身のア
ドレスを送出する場合には（従つて、このステー
シヨンはカウンタ１２のリセツト後にイネーブル
にされ得る唯一のステーシヨンである）、送信イ
ネーブル信号はその占有しているステーシヨンの
送信機からそれ自身のナンド・ゲート３２の否定
入力への信号によつて保持されるのであるが、そ
れはナンド・ゲート３２を禁止にしてナンド・ゲ
ート３０に作動を持続させることによる。更に、
カウンタ２８は、サイクル・クリア信号によりリ
セツトする代りに、送信機活性信号によりそれを
直接リセツトさせるようにすることが望ましい。

チヤンネルに接続されたステーシヨン間の距離
は相当に長くなる（即ち、約1000ｍないしそれ以
上のオーダに）なるものと認められる。したがつ
て、信号の伝播遅延はシステムの設計の際考慮さ
れる必要がある。更に、占有しているステーシヨ
ンからのチヤンネル活性信号が他のステーシヨン
によつて異なつた時間に受信される（信号の伝播
遅延のため）ので、優先権の割当てを変更する間
の時間が十分に与えられて、別のステーシヨンへ
のチヤンネルの使用が割当てられる前には、その
チヤンネル上の伝送を全てのステーシヨンが受信
できるようにする必要がある。

明らかに、起動中には、起動に当つたステーシ
ヨンに同期した他のステーシヨンのカウンタは、
それぞれの伝播遅延を表わす時間遅延分だけその
起動ステーシヨンのカウンタより遅れる。更に、
前述のように、あるステーシヨンがチヤンネルの
使用を占有する、もしくは、一斉呼出信号を発す
るときは、他のステーシヨンにおけるカウンタ
は、その占有しているステーシヨンのカウンタよ
りその伝播遅延分だけ遅れる。従つて、１つのス
テーシヨンによる送信と、他のステーシヨンによ
る受信との間におけるチヤンネル上の最大遅延は
2tとなることは明らかである。ここで、ｔは２つ
の「最悪事情」下のステーシヨン間における遅延
時間である。（これは、占有しているステーシヨ
ンのカウンタが受信ステーシヨンのカウンタより
も既に伝播遅延ｔだけ遅延したかもしれないため
に生起し、その結果メツセージ・キヤリア即ち一
斉呼出信号が受信ステーシヨンにより受信される
時、2tの遅延となつて「見える」ことになる。）
それ故、優先権割当て間の期間は2tより大きくす
べきであり、したがつて次の優先権割当ての間の
期間は、一斉呼出のシーケンス間の最大期間に発
生するかもしれない最大ドリフト量＋2tとなる。
遅延は、各ステーシヨンがチヤンネル活性信号と
その発生源のステーシヨンを感知することにより
短縮が可能である。例えば、各ステーシヨンは、
キヤリア信号を受信する際における、可能伝播遅
延を計算し、その結果に従いそのカウンタをリセ
ツトすればよい。

（発明の効果） 従つて、この発明は、通信チヤンネルのステー
シヨンに対して優先権を割当てることにより、全
く中央ステーシヨンの制御又はその必要性なしに
優先権の割当てを逐次変更できるシステムを提供
するものである。この発明に従う斬新な技術は、
優れた動作が得られ、従来の競合チヤンネルに随
伴する多くの困難を解決する。特にこの発明によ
り、メツセージを破壊する危険性なしに、またあ
るステーシヨンを低い優先権の順位につかせる傾
向のある追加の優先権によることなしに、トラフ
イツク密度が格段に大きい競合チヤンネルを得る
ことが可能となつた。

あるステーシヨンが他のステーシヨンに対して
固定的な優先権を有することが望まれる場合に
は、このようなステーシヨンに所定の短い時間遅
れで固定化した優先権を与え、また低い優先権の
ステーシヨンの時間遅れを長い時間遅れでもつて
割当てるようにしてもよい。

この発明は、特許請求の範囲に記載の構成要件
を有するもののみ限定され、図面及び詳細な説明
に示すその一実施例にこの発明が限定されるべき
ではないことはいうまでもない。

【図面の簡単な説明】

第１図はこの発明に従う競合チヤンネルのステ
ーシヨンの優先権割当て装置の一実施例を示すブ
ロツク図、第２図はこの発明による優先権割当て
装置の他の実施例を示すブロツク図である。 １０，１２，２８……カウンタ、１６，２６…
…比較回路、１８，２０，２２……レジスタ、２
４……引算回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数のステーシヨンにより共有された通信チ
   ヤンネルの使用割当て装置であつて：各ステーシ
   ヨンはそれぞれ、固有のアドレスを有し、かつ、
   各ステーシヨンはイネーブル信号に応答してその
   ステーシヨンが通信チヤンネルの使用を占有する
   ことを可能にする制御装置を備え、さらに各ステ
   ーシヨンにおいては、いずれかのステーシヨンが
   通信チヤンネルの使用を占有する時、最高位の優
   先権を現時点で有するステーシヨンのアドレス表
   示を記憶するレジスタ手段と、前記レジスタ手段
   に記憶されているアドレス表示及び前記各ステー
   シヨンの固有の前記アドレスに応じて前記ステー
   シヨンの優先順位番号を確立する手段と、カウン
   ト値を記憶する周期的なカウンタ手段と、前記カ
   ウンタ手段におけるカウント値を連続的に進める
   クロツク手段であつて、いずれかのステーシヨン
   がチヤンネルの使用を占有する時、前記周期的な
   カウンタ手段における前記カウント値の進行を停
   止させるクロツク手段と、前記カウント値と前記
   優先順位番号とを比較しその所定の比較結果に応
   じて前記制御装置に前記イネーブル信号を供給す
   る比較手段とを備えて成ること、を特徴とする前
   記通信チヤンネルの使用割当て装置。 ２ 特許請求の範囲第１項の記載において、前記
   制御装置は、前記各ステーシヨンのいずれかが前
   記通信チヤンネルの使用を占有する時は直ちに作
   動して前記レジスタ手段の全てにそのステーシヨ
   ンのアドレスを記憶させるようにしたこと、を特
   徴とする複数のステーシヨンによつて共有された
   通信チヤンネルの使用割当て装置。 ３ 特許請求の範囲第１項または第２項の記載に
   おいて、前記各ステーシヨンのいずれかが前記通
   信チヤンネルの使用を占有すると直ちに前記カウ
   ント手段をリセツトさせる手段をさらに有するこ
   と、を特徴とする複数のステーシヨンによつて共
   有された通信チヤンネルの使用割当て装置。 ４ 特許請求の範囲第１項の記載において、前記
   比較手段は、空きチヤンネル争奪抑止をしないよ
   うにするため、前記比較を行なつた後に前記イネ
   ーブル信号を保持する記憶手段を含むこと、を特
   徴とする前記複数のステーシヨンによつて共有さ
   れた通信チヤンネルの使用割当て装置。 ５ 特許請求の範囲第４項の記載において、空き
   チヤンネルの争奪抑止ありのモード又はなしのモ
   ードで選択的に動作し得るように前記レジスタ手
   段を選択的に動作させるための選択手段をさらに
   含むこと、を特徴とする前記複数のステーシヨン
   によつて共有された通信チヤンネルの使用割当て
   装置。