JPH01286368A - 絶縁ゲート形電界効果トランジスタ - Google Patents
絶縁ゲート形電界効果トランジスタInfo
- Publication number
- JPH01286368A JPH01286368A JP11611188A JP11611188A JPH01286368A JP H01286368 A JPH01286368 A JP H01286368A JP 11611188 A JP11611188 A JP 11611188A JP 11611188 A JP11611188 A JP 11611188A JP H01286368 A JPH01286368 A JP H01286368A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- polysilicon layer
- gate electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁ゲート形電界効果トランジスタに関し、
特にゲート容量を減少させるための構造に関する。
特にゲート容量を減少させるための構造に関する。
従来、この種の絶縁ゲート形電界効果トランジスタは第
４図のようにゲート酸化膜１上に、ゲート電極２を形成
し、その上に酸化膜３を介してソース電極４を形成して
いた。このため、ゲート酸化膜１と酸化膜３とが、コン
デンサの働きをする構造となっている。
４図のようにゲート酸化膜１上に、ゲート電極２を形成
し、その上に酸化膜３を介してソース電極４を形成して
いた。このため、ゲート酸化膜１と酸化膜３とが、コン
デンサの働きをする構造となっている。
上述した従来の絶縁ゲート形電界効果トランジスタのゲ
ート容量は、第５図のように、酸化膜ｌによる容量Ｃ１
と酸化膜３による容量Ｃ１とが並列した状態となってい
る。ゲート容量は、小さい方がスイッチング特性等に有
利である。このため、これら容量Ｃ１とＣ２とを形成す
るコンデンサは面積に比例し膜厚に反比例する容量をも
っているため面積が小さく、膜厚が厚い方が良好なスイ
ッチング特性のためには理想的である。しかし、面積は
集積上の精度から限界があり、また、膜厚が厚いと電界
効果トランジスタの閾値電圧が上るなどの問題がある。
ート容量は、第５図のように、酸化膜ｌによる容量Ｃ１
と酸化膜３による容量Ｃ１とが並列した状態となってい
る。ゲート容量は、小さい方がスイッチング特性等に有
利である。このため、これら容量Ｃ１とＣ２とを形成す
るコンデンサは面積に比例し膜厚に反比例する容量をも
っているため面積が小さく、膜厚が厚い方が良好なスイ
ッチング特性のためには理想的である。しかし、面積は
集積上の精度から限界があり、また、膜厚が厚いと電界
効果トランジスタの閾値電圧が上るなどの問題がある。
本発明の目的は、ゲート容量を減少させる構造を持つ絶
縁ゲート形電界効果トランジスタを提供することにある
。
縁ゲート形電界効果トランジスタを提供することにある
。
このような目的を実現するために、本発明は、ゲート電
極上に第１の酸化膜をはさんで、電気的に浮遊状態にあ
るポリシリコンを形成させて第２の酸化膜で覆うという
構造を有している。
極上に第１の酸化膜をはさんで、電気的に浮遊状態にあ
るポリシリコンを形成させて第２の酸化膜で覆うという
構造を有している。
このため、第２の酸化膜上にソース電極等を配置しても
ゲート容量が増大することはなく、良好なスイッチング
特性を得ることができる。
ゲート容量が増大することはなく、良好なスイッチング
特性を得ることができる。
次に、本発明について図面を参照して説明する。
第１図は、本発明なｎチャネル型の絶縁ゲート電界効果
トランジスタに適用した一実施例の断面図である。Ｎ型
シリコン基板８にＰ型のベース領域９を有し、その中に
ｎ型のソース領域７を有している。２つのｎ型ソース領
域７間上にゲート絶縁膜１を介してゲート電極２が設け
られており、ポリシリコン層５は、ゲート電極２上に酸
化膜３をはさんで形成され、またその上を酸化膜６で覆
うことによってゲート電極２とソース電極４とが絶縁さ
れた構造となっている。ドレイン電極１０はシリコン基
板８の裏面に設けられている。
トランジスタに適用した一実施例の断面図である。Ｎ型
シリコン基板８にＰ型のベース領域９を有し、その中に
ｎ型のソース領域７を有している。２つのｎ型ソース領
域７間上にゲート絶縁膜１を介してゲート電極２が設け
られており、ポリシリコン層５は、ゲート電極２上に酸
化膜３をはさんで形成され、またその上を酸化膜６で覆
うことによってゲート電極２とソース電極４とが絶縁さ
れた構造となっている。ドレイン電極１０はシリコン基
板８の裏面に設けられている。
第２図に、断面拡大図を示す酸化膜１，３．６はそれぞ
れコンデンサＣＩＩ Ｃ３，０６と置き変えることがで
き、ポリシリコン層５は、電気的に浮遊した状態である
ため、コンデンサＣ８，ｃａは直列として考えられ、第
３図のような回路として表される、このためソース電極
４側の容量は従来のものよりも減少するため、ゲート容
量も全体として減少する。
れコンデンサＣＩＩ Ｃ３，０６と置き変えることがで
き、ポリシリコン層５は、電気的に浮遊した状態である
ため、コンデンサＣ８，ｃａは直列として考えられ、第
３図のような回路として表される、このためソース電極
４側の容量は従来のものよりも減少するため、ゲート容
量も全体として減少する。
以上説明したように、本発明は、ゲート電極上に酸化膜
をはさんで、電気的に浮遊したポリシリコン層を形成し
、酸化膜で覆うことにより、ゲート容量が減少するとい
う効果がある。
をはさんで、電気的に浮遊したポリシリコン層を形成し
、酸化膜で覆うことにより、ゲート容量が減少するとい
う効果がある。
第１図は本発明の一実施例を示す断面図、第２図は第１
図の拡大断面図、第３図は本発明一実施例におけるゲー
ト容量の等価回路、第４図は従来の絶縁ゲートトランジ
スタの断面図、第５図は従来構造のゲート容量の等価回
路である。 １・・・・・・ゲート絶縁膜、２・・・・・・ゲート電
極、３・・・・・・酸化膜、４・・・・・・ソース電極
、５・・・・・・ポリシリコン層、６・・・・・・酸化
膜、７・・・・・・ソース領域、８・・・・・・シリコ
ン基板、９・・・・・・ベース領域、１０・・・・・・
ドレイン電極、Ｃ１・・・・・・ゲート絶縁膜の置き変
えコンデンサ、Ｃ２・・・・・・ポリシリ層とゲート電
極ではさまれた酸化膜の置き変えコンデンサ、Ｃ６・・
・・・・ポリシリ層とソース電極ではさまれた酸化膜の
置き変えコンデンサ。 代理人 弁理士 内 原 音 鴫
図の拡大断面図、第３図は本発明一実施例におけるゲー
ト容量の等価回路、第４図は従来の絶縁ゲートトランジ
スタの断面図、第５図は従来構造のゲート容量の等価回
路である。 １・・・・・・ゲート絶縁膜、２・・・・・・ゲート電
極、３・・・・・・酸化膜、４・・・・・・ソース電極
、５・・・・・・ポリシリコン層、６・・・・・・酸化
膜、７・・・・・・ソース領域、８・・・・・・シリコ
ン基板、９・・・・・・ベース領域、１０・・・・・・
ドレイン電極、Ｃ１・・・・・・ゲート絶縁膜の置き変
えコンデンサ、Ｃ２・・・・・・ポリシリ層とゲート電
極ではさまれた酸化膜の置き変えコンデンサ、Ｃ６・・
・・・・ポリシリ層とソース電極ではさまれた酸化膜の
置き変えコンデンサ。 代理人 弁理士 内 原 音 鴫
Claims (1)
- ゲート電極上に第１の酸化膜をはさんで電気的に浮遊
した状態のポリシリコン層を形成し、該ポリシリコン層
を第２の酸化膜で覆ったことを特徴とする絶縁ゲート形
電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11611188A JPH01286368A (ja) | 1988-05-12 | 1988-05-12 | 絶縁ゲート形電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11611188A JPH01286368A (ja) | 1988-05-12 | 1988-05-12 | 絶縁ゲート形電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01286368A true JPH01286368A (ja) | 1989-11-17 |
Family
ID=14678966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11611188A Pending JPH01286368A (ja) | 1988-05-12 | 1988-05-12 | 絶縁ゲート形電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01286368A (ja) |
-
1988
- 1988-05-12 JP JP11611188A patent/JPH01286368A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2025175013A5 (ja) | 半導体装置 | |
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR960036125A (ko) | 반도체장치 | |
| JPH0260163A (ja) | 半導体メモリの製造方法 | |
| KR970018562A (ko) | 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| JPH0577340B2 (ja) | ||
| JPH02228063A (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| JPH01286368A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPS6041464B2 (ja) | メモリセル | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| KR920005814A (ko) | 전계효과트랜지스터, 메모리셀, 반도체기억장치 및 전계효과트랜지스터의 제조방법 | |
| JP3346038B2 (ja) | アクティブマトリックス液晶表示素子 | |
| KR0133831B1 (ko) | 에스램(SRAM) 캐패시턴스(Capacitance)가 증가된 에스램 제조방법 | |
| JPS58213461A (ja) | 半導体装置 | |
| KR940005890B1 (ko) | 전계효과트랜지스터 및 그 제조방법 | |
| JPS61187357A (ja) | 半導体装置 | |
| JPH03257856A (ja) | 半導体装置 | |
| JPS6068647A (ja) | 半導体記憶装置 | |
| JPS6055662A (ja) | 半導体装置 | |
| JPH02135772A (ja) | 半導体装置 | |
| JPS63281469A (ja) | 半導体装置及びその製造方法 | |
| JPS6254951A (ja) | 半導体装置 |