JPH01286514A - 垂直発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は垂直発振回路に係り、詳細には集積回路化され
た場合であっても、集積回路内の定数による引込み範囲
の制限を受けることがない垂直発振回路に関する。

（従来の技術） 垂直偏向回路に使用されるＩｃ（集積回路）の発振回路
においては、一般に、抵抗及びコンデンサによるＣＲ発
振方式が採用されている。

第６図はこのようなＩＣを使用した従来の垂直発振回路
を示す回路図である。第６図において破線工にて囲った
部分がＩＣにより構成される。

差動増幅器を構成するＮＰＮトランジスタＱ１゜Ｑ２の
エミッタは共通接続され、定゛社流源１を介して基準電
位点に接続されている。トランジスタＱ１のコレクタに
は電圧源端子２から電圧ＶＣＣが供給されており、トラ
ンジスタＱ２のコレクタはＰＮＰトランジスタＱ３のコ
レクタに接続され、トランジスタＱ３を介して電圧が供
給される。このトランジスタＱ３のエミッタはＰＮＰト
ランジスタＱ５のエミッタと共通接続されて電圧源端子
２から電圧Ｖｃｃが供給されている。また、トランジス
タＱ３　、Ｑ５のベースは共通接続され、ＰＮＰトラン
ジスタＱ４のエミッタに接続される。このトランジスタ
Ｑ３　、Ｑ４　、Ｑ５によりカレントミラー回路が構成
され、発振出力はトランジスタＱ５のコレクタに接続さ
れた出力端子（因示せず）から取り出される。トランジ
スタＱ４のコレクタは基準電位点に接続され、ベースは
トランジスタＱ２のコレクタに接続される。これにより
、トランジスタＱ２がオンの場合にはトランジスタＱ３
乃至Ｑ５はいずれもオンとなり、トランジスタＱ２がオ
フの場合にはオフとなる。

電圧源端子２とＭ準電位点との間には抵抗Ｒ１゜Ｒ２、
Ｒ３、Ｒ４の直列回路が接続されており、トランジスタ
Ｑ１のベースはこの抵抗Ｒ１、Ｒ２の接続点に接続され
てベースバイアスが与えられる。トランジスタＱ５のコ
レクタは抵抗Ｒ５゜Ｒ６を介してトランジスタＱ６０ベ
ースに接続されると共に、抵抗Ｒ５、Ｒ７を介してトラ
ンジスタＱ７のベースに接続される。トランジスタＱ６
゜Ｑ７はトランジスタＱ−５のオン、オフによりオン。

オフする。従って、トランジスタＱ２乃至Ｑ７は同時に
オン又はオフとなる。

トランジスタＱ６のコレクタは抵抗Ｒ２、Ｒ３の接続点
に接続され、エミッタは基準電位点に接続されており、
トランジスタＱ６のオン、オフによりトランジスタＱ１
のベースバイアスが変化する。トランジスタＱ６がオフ
の場合のトランジスタＱ１のベースバイアスＶＨは下記
（１）式にて表される。

Ｒ２＋Ｒ３＋Ｒ４ Ｖ　Ｈ−ｖ　ｃｃ　　　＋　　　＋　　　＋　　４　・
・・＜　１）また、トランジスタＱ６がオンの場合にお
けるトランジスタＱ１のベースバイアスＶＬは下記（２
）式にて表される。

Ｖ　Ｌ　−Ｖ　ＣＣエエエ、７−　（２＞トランジスタ
Ｑ２のベースは発振コンデンサ３を介して基準電位点に
接続されており、発振コンデンサ３は電圧源端子２から
可変抵抗Ｒｖ及び抵抗Ｒ８を介して充電される。コンデ
ンサ３とトランジスタＱ２のベースとの接続点は抵抗Ｒ
９を介してトランジスタＱ１のコレクタに接続されてお
り、コンデンサ３はトランジスタＱ７がオンの場合に抵
抗Ｒ９及びトランジスタＱ７を介して基準電位点に放電
する。

トランジスタＱ８のコレクタは抵抗Ｒ３、Ｒ４の接続点
に接続され、エミッタは基準電位点に接続される。この
トランジスタＱ８のベースには、入力端子４から導入さ
れた垂直同期信号が抵抗Ｒ１０を介して入力される。な
お、トランジスタＱ８のベースと基準電位点との間には
抵抗Ｒ１１とコンデンサＣ１とが接続されている。トラ
ンジスタＱ８がオンの場合におけるトランジスタＱ１の
ベースバイアスＶＨ’　は下記（３）式にて表される（
但し、トランジスタＱ６はオフとする）。

なお、トランジスタＱ１　、Ｑ２はベース電位がＶＬで
はオフし、ＶＨ又は■Ｈ′ではオンするものとする。

次に、このように構成された回路の動作について第７図
及び第８図（ａ）、（ｂ）を参照して説明する。第７図
及び第８図（ａ）は第６図のへ貞の電位の変化を示し、
第８図（ｂ）は垂直同期信号を示すタイミングチャート
である。

いま、入力端子４に垂直同期信号が尋人されないフリー
ラン状態であるとする。電圧Ｖｃｃを投入すると、第６
図のＢ点の電位はＶ）Ｉとなり、Ａａの電位は、発振コ
ンデンサ３の電圧Ｖｃｃによる充電に伴い上昇する（第
７図の期間Ｔ１参照）。この状態では、トランジスタＱ
１はオンであり、トランジスタＱ２乃至Ｑ７はオフであ
る。

発振コンデンサ３の端子電圧が上昇してＶＨに達すると
、トランジスタＱ２乃至Ｑ７がオンとなリ、トランジス
タＱ１はベースバイアスがＶＬとなってオフとなる。ト
ランジスタＱ７がオンとなるので、コンデンサ３の充Ｗ
ｆｆｉ圧は抵抗Ｒ９及びトランジスタＱ７を介して放電
する（第７図の期間Ｔ２）。

この放電によりコンデンサ３の端子電圧がＶＬまで低下
すると、トランジスタロ１乃至Ｑ７はオフとなり、トラ
ンジスタＱ１はオンとなる。トランジスタＱ７がオフで
あるから、コンデンサ３は充電されて端子電圧が上界す
る（第７図の期間Ｔ１）。以後、この動作が繰り返され
、（Ｔｌ　＋Ｔ２　）の周期で発振する。なお、可変抵
抗Ｒｖを調整することにより、コンデンサ３の充電電流
を変化させて、発振周波数を調整することができる 第８図（ｂ）に示す垂直同期信号が入力端子４に導入さ
れる場合には、同期信号期間においてトランジスタＱ８
が導通する。そうすると、この期間にはトランジスタＱ
１のベースバイアスはｖｌ（′　となる。トランジスタ
Ｑ１のベースにＶＨ’が印加されている場合には、第８
図（ａ）にて示すように、トランジスタＱ２はベースバ
イアス（コンデンサ３の端子電圧）がＶＨ’　まで上昇
するとオンとなり、コンデンサ３の放電が開始される。

つまり、コンデンサ３の端子電圧が上昇してＶＨ’　に
到達した。後に垂直同期信号が導入されると、トランジ
スタＱ２はオンとなり、トランジスタＱ１はオフとなる
。このように、垂直同期信号を導入してトランジスタＱ
１　、Ｑ２を強制的に反転動作させることにより、発振
周波数を垂直周波数に一致させることができる。

ところで、このようなトランジスタＱｌ　、　Ｑ２の強
制的な反転動作を可能とする同期引込み範囲は、コンデ
ンサ３の充電電圧がＶＨ′に到達してからＶＨとなるま
での期間である。このため、同期信号を導入することに
より変化させることができる発振周波数の上限は、自由
発振周波数のＶＨ’　−ＶＬ （３）式から下記（４）式が導かれる。

Ｖ＋　−ＶＬ　　　＝（Ｒ３＋Ｒ４）（Ｒ１＋Ｒ２＋Ｒ
３）ＶＨ’−ＶＬ　　　Ｒ３（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４
）・・・　（４） これは、破線ＩのＩＣ内の抵抗Ｒ１、Ｒ２、Ｒ３。

Ｒ４により、発振周波数の上限が決定されることを示し
ている。このように、ＩＣを使用して垂直周波数の発振
を行わせる場合には引込み可能の周波数範囲が固定であ
るので、可変抵抗２による自由発振周波数の調整だけで
は所要の発振周波数を得ることができないことがあると
いう問題があった。

（発明が解決しようとする課題） このように、上述した従来の垂直発振回路においては、
同期引込み範囲が固定であるので、必要な発振周波数を
得ることができないことがあるという問題点があった。

本発明は上記問題点に鑑みてなされたものであって、引
込み範囲の制限を解消して、導入される垂直同期信号と
同一の周波数で発振することができる垂直発振回路を提
供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、電圧源により第１の抵抗を介して充電される
発振コンデンサと、この発振コンデンサの端子電圧が所
定のハ、イレベルに到達するとオンとなってその充Ｔｉ
電荷を基準電位点に放電させ、前記端子電圧が所定のロ
ーレベルに到達するとオフとなるトランジスタと、この
トランジスタのオン、オフ動作を強制的に反転させるた
めの垂直同期信号を導入する入力端子と、前記トランジ
スタのオン、オフ動作に基づいて垂直周期のパルスを出
力する出力手段とを具備した垂直発振回路において、前
記電圧源と前記発振コンデンサとの間に接続され前記第
１の抵抗よりも小さい抵抗値を有する第２の抵抗及びス
イッチング素子により構成される直列回路と、前記入力
端子に導入される垂直同期信号により前記スイッチング
素子のオン。

オフ動作を制御する１１１１１手段とを具備したもので
ある。

（作用） 本発明においては、同期信号が入力端子に導入されると
、制御手段はスイッチング素子のオン。

オフ動作を制御して発振コンデンサの充電時間を極めて
短縮する。このため、同期信号が導入されると、発振コ
ンデンサは短時間で充電されて短時間でトランジスタが
反転動作することとなり、結局、同期信号の周期で発振
コンデンサの充放電が繰返されて発振が行われる。従っ
て、自由発振周波数に拘らず、垂直同期信号による強制
同期が可能である。

（実施例） 以下、図面に基づいて本発明の詳細な説明する。第１図
は本発明の第１の実施例に係る垂直発振回路を示す回路
図である。第１図において第６図と同一の構成要素には
同一の符号を付しである。

本実施例は、従来と同様に、引込み範囲が抵抗Ｒ１、Ｒ
２、Ｒ３、Ｒ４により決定されるＩＣ（破線工にて囲っ
た部分）を使用している（但し、トランジスタＱ８は使
用しない）。即ち、抵抗Ｒ１乃至Ｒ９、トランジスタＱ
１乃至Ｑ７及び定電流源１の構成は従来と同様である。

更に、発振コンデンサ３が電圧源端子２からの電圧ＶＣ
Ｃにより、可変抵抗ＲＶ　％抵抗Ｒ８を介して充電され
、発振コンデンサ３の端子電圧がトランジスタＱ２のベ
ースに印加される点も従来と同様である。

本実施例においては、入力端子４に導入される垂直同期
信号は抵抗Ｒ１２を介してＮＰＮトランジスタＱＩＯの
ベースに入力される。トランジスタＱ１０のベースは抵
抗Ｒ１３を介して基準電位点にも接続され、エミッタは
基準電位点に接続され、コレクタは抵抗Ｒ１４を介して
ＰＮＰトランジスタＱ１１のベースに接続されている。

トランジスタＱ１１のエミッタは電圧′ｉＡ端子２に接
続され、ベースは抵抗Ｒ１５を介して電圧源端子２に接
続され、コレクタは抵抗Ｒ１６を介して抵抗Ｒ８及び発
振コンデンサ３の接続点に接続される。なお、抵抗Ｒ１
６の抵抗値は抵抗Ｒ８の抵抗値よりも十分に小さい。

次に、このように構成された実施例の動作について第２
図（ａ）、（ｂ）、（ｃ）のタイミングチャートを参照
して説明する。

第２図（ａ）、（ｂ）は夫々第１図のＡ点の電圧（コン
デンサ３の端子電圧）波形及び０点の電圧（トランジス
タＱ７のコレクタ電圧）波形を示し、第２図（Ｃ）は垂
直同期信号の波形を示している。

いま、同期信号が導入されないフリーラン状態であると
する。この場合には、従来と同様に、発振コンデンサ３
の充放電により、トランジスタＱ２のベース電位がＶＬ
とＶＨとの間で変化して、自由発振周波数で発振が行わ
れる。

次に、第２図（Ｃ）に示す垂直同期信号が入力端子４に
導入されるものとする。この場合には、同期化＠期間に
おいて、トランジスタＱ１０がオンとなる。そうすると
、トランジスタＱ１１もオンとなり、発振コンデンサ３
はトランジスタＱ１１及び抵抗Ｒ１Ｂを介して急速に充
電される。これにより、第２図（ａ）に示すように、同
期信号の立上がりから短ＩＩＩ　Ｉ’１ｆｆｌＴ　３の
後にコンデンサ３の端子電圧はＶＨに達し、トランジス
タＱ２はオンとなる。トランジスタＱ２がオンとなると
、トランジスタＱ７もオンとなり、コンデンサ３の端子
電圧は、抵ＲＲ９及びトランジスタＱ７を介した放電に
より減少する。同期信号期間において、トランジスタＱ
１１がオンであるので、コンデンサ３の端子電圧の変化
は小さく（第２図（ａ）の期間Ｔ４　）、同期信号期間
が終了すると、端子電圧は急速にＶＬに達する（期間Ｔ
５）。そうすると、トランジスタＱ２乃至Ｑ７はオフと
なり、トランジスタＱ１はオンとなって、コンデンサ３
の端子電圧は上昇を開始する。

このように、垂直同期信号による強制同期により、発振
周波数を垂直周波数に一致させており、この強制同期は
同期信号によりトランジスタＱ１１をオンにして、コン
デンサ３を急速にＶＨに到達させることにより行われる
。このため、同期信号が導入されるタイミングに拘らず
、トランジスタＱｌ　、Ｑ２の状態を反転させることが
できる。従って、本実施例においては、自由発振周波数
と垂直置波数との差が大きく、ＩＣ内部で決定される引
込み可能の周波数よりも、垂直周波数が高い場合であっ
ても、同期が可能となり垂ａ周波数で発振させることが
できる。

第３図は本発明の第２の実施例に係る垂直発振回路を示
す回路図である。第３図において第１図と同一の構成要
素には同一の符ｑを付して説明を省略する。

第２の実施例はダイオードＤＩ　、　Ｄ２　、抵抗Ｒ１
７，Ｒ１８及びトランジスタＱ１２を設けた点が第１の
実施例と異なる。即ち、第１の実施例において基準電位
点に接続されていたトランジスタＱＩＯのエミッタ及び
抵抗Ｒ１３はトランジスタＱ１２のコレクタに接続され
、トランジスタＱ１２のエミッタが基準電位点に接続さ
れる。トランジスタＱ１２のベースはダイオードＤ１の
カソードに接続されると共に、抵抗Ｒ１７を介して基準
電位点に接続される。ダイオードＤ１の７ノードは抵抗
Ｒ１Ｂを介して電圧源端子２に接続され、ダイオードＤ
１はトランジスタＱ１２のベースに電圧を供給する。ま
たダイオードＤ１のアノードはダイオードＤ２の７ノー
ドにも接続されており、ダイオードＤ２のカソードはト
ランジスタＱ７のコレクタ（０点）に接続されている。

これにより、ダイオードＤ１のカソードには０点の電位
が現れることになる。

次に、このように構成された実施例回路の動作について
第４図（ａ）、（ｂ）、（ｃ）のタイミングチャートを
参照して説明する。第４図（ａ）。

（ｂ）は夫々第３図のＡ点及び０点の電圧波形を示し、
第４図（Ｃ）は垂直同期信号波形を示す。

いま、第４（Ｃ）に示す垂直同期信号が導入されると、
同期信号の立上がりにおいて、トランジスタＱＩＯ及び
トランジスタＱ１１がオンとなり、発振コンデンサ３は
急速に充電される。コンデンサ３の端子電圧がＶＨに到
達すると、トランジスタＱ７はオンとなり、コンデンサ
３は抵抗Ｒ９及びトランジスタＱ７を介して放電を開始
する。この場合には、第４図（ｂ）に示すように、トラ
ンジスタＱ１のコレクタ電圧（０点電圧）は略Ｏボルト
となり、０点電圧が印加されていたトランジスタＱ１２
はオンからオフに変化する。

そうすると、抵抗Ｒ１５，Ｒ１４及びトランジスタＱ１
０．Ｑ１２を介して電流は流れず、トランジスタＱ１１
はオフとなる。これにより、第４図（ａ）にて示すよう
に、この期間にはコンデンサ３は急速に放電する。従っ
て、第２の実施例においては、第１の実施例よりもコン
デンサの放電時間を短くすることができるという効果が
あり、更に、−ｍ発振周波数を高くすることが可能であ
る。

第５図は本発明の第３の実施例に係る垂直発振回路を示
づ回路図である。第５図において第１図と同一の構成要
素には同一のけ号を付して説明を省略する。

第３の実施例は、トランジスタＱ１Ｇのコレクタと抵抗
Ｒ１４との間にコンデンサＣ１及び抵抗Ｒ１９による並
列回路を設けた点が第１の実施例とは異なる。

本実施例においては、同期信号期間においてトランジス
タＱ１０はオンとなる。これにより、抵抗Ｒ１５，Ｒ１
４、コンデンサＣ１及びトランジスタＱ１０を介して電
流が流れ、トランジスタＱ１１がオンとなる。しかし、
コンデンサＣ１の端子電圧が充電により所定値まで上背
すると、トランジスタＱ１１は同期信号期間においても
オフとなる。次いで、トランジスタＱ１０がオフになる
と、コンデンサＣ１の端子電圧は抵抗Ｒ１’Ｊを介して
放電する。

次の同期信号期間においても同様の動作を繰返し、第２
の実施例と同様に、トランジスタＱ１１のオンｍ間を短
くして発揚コンデンサ３の放電時間を短縮づることがで
きる。

［発明の効果］ 以上説明したように本発明によれば、自由発振周波数と
垂直周波数との差が大きい場合であっても、垂直同期信
号による強制同期が可能であり、極めて高い周波数の発
掘が可能である。

【図面の簡単な説明】

第１図は本発明に係る垂直発振回路の一実施例を示す回
路図、第２図　　　、　　　　　　　は第１図の実施例
を説明するためのタイミングチャート、第３図は本発明
の他の実施例を示す回路図、第４図　　　　　　　　　
　　は第３図の実施例を説明するためのタイミングチャ
ート、第５図は本発明の他の実施例を示す回路図、第６
図は従来の垂直発振回路を示す回路図、第７図は第６図
の回路を説明するための波形図、第８図臼ヒニハ吐は同
じく第６図の回路を説明するためのタイミングチャート
である。 １・・・定電流源、２・・・電圧源端子、３発振コンデ
ンサ、Ｑ１〜Ｑ７　、　ＱＩＯ−Ｑｌｌ・・・トランジ
スタ、Ｒ８、Ｒ９、Ｒ１６・・・抵抗、Ｒｖ・・・可変
抵抗。 （Ｃ） 第３図 第４図 ０　　　　　　　　　＾ 、Ｏ

Claims (1)

1. 【特許請求の範囲】 電圧源により第１の抵抗を介して充電される発振コンデ
   ンサと、この発振コンデンサの端子電圧が所定のハイレ
   ベルに到達するとオンとなってその充電電荷を基準電位
   点に放電させ、前記端子電圧が所定のローレベルに到達
   するとオフとなるトランジスタと、このトランジスタの
   オン、オフ動作を強制的に反転させるための垂直同期信
   号を導入する入力端子と、前記トランジスタのオン、オ
   フ動作に基づいて垂直周期のパルスを出力する出力手段
   とを具備した垂直発振回路において、前記電圧源と前記
   発振コンデンサとの間に接続され前記第１の抵抗よりも
   小さい抵抗値を有する第２の抵抗及びスイッチング素子
   により構成される直列回路と、 前記入力端子に導入される垂直同期信号により前記スイ
   ッチング素子のオン、オフ動作を制御する制御手段とを
   具備したことを特徴とする垂直発振回路。