JPH08228132A

JPH08228132A - 逓倍回路

Info

Publication number: JPH08228132A
Application number: JP7054998A
Authority: JP
Inventors: Ryosuke Inagaki; 亮介稲垣
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1995-02-20
Filing date: 1995-02-20
Publication date: 1996-09-03
Anticipated expiration: 2017-11-18
Also published as: JP3345209B2

Abstract

(57)【要約】【目的】簡単な回路でかつ低い電力消費でＩＣ化に適し
た２倍速のクロックを得ることができる逓倍回路を提供
することにある。【構成】定電流回路を用いてコンデンサの両端子電圧を
ほぼデユーティ５０％でＯＮ／ＯＦＦするスイッチ回路
を介して充放電することで、原入力信号に対して直線性
のよい傾斜でほぼ１８０°の位相幅に亙って１８０°位
相が相違する波形を生成することができ、その一方を反
転させてれぞれの傾斜波形を１８０°位相ごとに連続的
にコンパレータに加えることで信号を重ね、これにより
実質的にほデユーティ５０％の倍速のクロックを得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、逓倍回路に関し、詳
しくは、簡単な回路でかつＩＣ化に適し低消費電力で２
倍速のクロックを得ることができるような逓倍回路に関
する。

【０００２】

【従来の技術】通常、デジタル回路などにおいては、ク
ロック等を得る発振回路は、マルチバイブレータやイン
バータを複数段ＣＲ回路を介して接続して発振させてい
る。また、発振周波数が高くなると、インバータとセラ
ミックス振動素子、そしてコンデンサなどが用いられ
る。このような発振回路を利用してクロックを得ること
ができるが、デジタル回路で復調回路や変調回路などを
構成した場合には、基本クロックの他に、その倍速のク
ロックが必要になる場合が少なくない。また、一部の回
路においては、低い発振周波数信号からそれより高い発
振周波数信号が必要になることがある。このような場合
には、通常、周波数逓倍回路が用いられる。バラクタ素
子をオーバドライブすることで、高調波を発生させて周
波数逓倍することも可能であるが、単純には、所定の遅
延量を持つ遅延回路とフリップフロップ、そして論理回
路などの組合せなどによりそれは実現できる。

【０００３】

【発明が解決しようとする課題】遅延回路は、遅延論理
素子やＣＲ遅延回路を用いるが、遅延量にばらつきがあ
る場合に、入力クロックに対して倍速のクロックの位相
が不正確になる欠点がある。このようなことを回避する
ためには、高い周波数の発振素子を有する発振回路を設
けて分周回路により分周して所定の周波数のクロックを
得ることもできるが、回路規模が大きくなり、電力消費
が増加しかつ高い周波数が周囲の回路にノイズとして作
用する問題がある。さらに、発振素子や容量の大きなコ
ンデンサは、ＩＣ化した場合に外付け部品となる欠点が
ある。この発明の目的は、このような従来技術の問題点
を解決するものであって、簡単な回路でかつ低い電力消
費でＩＣ化に適した２倍速のクロックを得ることができ
る逓倍回路を提供することにある。

【０００４】

【課題を解決するための手段】このような目的を達成す
るためのこの発明の逓倍回路の特徴は、入力信号から相
互に反転する実質的にデユーティ５０％で相互に逆位相
の２つのパルスを生成するパルス生成回路と、これら２
つのパルスに応じて交互にＯＮ／ＯＦＦする第１および
第２のスイッチ回路と、これら第１および第２のスイッ
チ回路の下流にそれぞれ設けられた第１および第２の定
電流回路と、第１のスイッチ回路の第１の定電流回路側
のラインと第２のスイッチ回路の第２の定電流回路側の
ラインとの間に設けられたコンデンサと、このコンデン
サの両端子電圧の信号のいずれか一方を反転させて他方
の入力位相と同じ位相関係にしてそれぞれの入力に両端
子電圧の信号を受けるコンパレータとを備えるのであ
る。

【０００５】

【作用】このように、定電流回路を用いてコンデンサの
両端子電圧をほぼデユーティ５０％でＯＮ／ＯＦＦする
スイッチ回路を介して充放電することで、原入力信号に
対して直線性のよい傾斜でほぼ１８０°の位相幅に亙っ
て１８０°位相が相違する波形を生成することができ、
その一方を反転させてそれぞれの傾斜波形を１８０°位
相ごとに連続的にコンパレータに加えることで信号を重
ね、一定の放電傾斜の倍の周波数の鋸歯状波を得て、こ
れにより実質的にほぼデユーティ５０％の倍速のクロッ
クを得ることができる。その結果、素子数が少ない、ク
ロックの位相にばらつきが少なく、ＩＣ化に適した簡単
な逓倍回路を得ることができる。

【０００６】

【実施例】図１は、この発明を適用した逓倍回路を中心
とするブロック図、図２は、その逓倍動作を説明するた
めの波形図である。図１において、１は、逓倍回路であ
って、差動コンパレータ(ＣＯＭ)２がクロック発生回路
３からクロックを入力端子１ａに受ける。コンパレータ
２は、クロックの入力信号(図２(a)参照)から相互に１
８０°位相の相違する一対のパルス(図２(b)，(c)参照)
を生成してそれらをコンデンサ４の充放電回路５へと送
出する。

【０００７】充放電回路５は、コンデンサ４の充放電に
より両端子Ａ，Ｂに発生する充放電により発生する傾斜
電圧信号のうち端子Ａの傾斜波形信号をコンパレータ６
に送出する。また、端子Ｂの傾斜波形信号を反転増幅器
６ａを介してコンパレータ（ＣＯＭ）６に送出する。こ
のときの端子Ａ，Ｂのそれぞれ傾斜波形は、入力パルス
の位相に応じて相互に１８０°相違している。また、一
方が傾斜波形になっているときには、他方の端子は一定
電圧に固定されている。

【０００８】コンパレータ６もコンパレータ２と同様な
差動コンパレータであって、コンデンサ４の端子Ａの電
圧信号を基準側端子(−位相入力)に、そして端子Ｂの電
圧信号に対してその反転電圧信号を信号入力端子(＋位
相入力)にそれぞれ受ける。その結果、コンパレータ６
は、入力された信号の位相に応じて１８０°ごとに一方
を基準として他方の信号レベルに応じたパルスを発生す
る。これにより、２倍のクロックが生成され，出力端子
１ｂからそれが出力される。

【０００９】ここで、充放電回路５は、電源ラインＶcc
とグランドＧＮＤ間に接続されたトランジスタＱ1 と定
電流源Ｉ1 との第１の直列回路５ａと、同じく電源ライ
ンＶccとグランドＧＮＤ間に接続されたトランジスタＱ
2 と定電流源Ｉ2 との第２の直列回路５ｂとからなり、
これらトランジスタと定電流源との接続点の間にコンデ
ンサ４が接続されている。トランジスタＱ1 は、ベース
にコンパレータ２から正転側のパルスを受け、そのコレ
クタ−エミッタ側が電源ラインＶccとコンデンサ４の端
子とに接続され、トランジスタＱ2 は、ベースにコンパ
レータ２から前記と１８０°位相が相違する反転側のパ
ルスを受け、そのコレクタ−エミッタ側が電源ラインＶ
ccとコンデンサ４の残りの端子とに接続されている。

【００１０】ここで、コンデンサ４の充放電動作と出力
信号の生成動作について図２に従って説明すると、入力
されたクロックが(a)であり、これがコンパレータ２に
より(b)，(c)の位相が１８０°相違する２つのパルス信
号になる。これらパルス信号が直列回路５ａ，５ｂの各
トランジスタＱ1 ，Ｑ2 をＯＮ／ＯＦＦさせることによ
り、このＯＮ／ＯＦＦに応じてコンデンサ４の端子Ａの
電圧は、定電流源による充放電になるので、(d)のよう
に変化し、端子Ｂの電圧は、同様に(e)のように変化す
る。

【００１１】このようなコンデンサ４の端子電圧の変化
について、トランジスタＱ1 がＯＮ状態で、トランジス
タＱ2 がＯＦＦ状態のときから説明すると、まず、トラ
ンジスタＱ1 がＯＮして、トランジスタＱ2 がＯＦＦし
たときには、コンデンサ４の端子Ａが電源ラインＶccか
ら一定電圧低い所定のレベルに設定され、その値を維持
する。このとき、コンデンサ４の電荷が保持されるので
端子Ｂが一定電圧分だけ上昇する。次にコンデンサ４の
端子Ｂは、コンデンサ４の充電電荷が定電流源Ｉ2 を介
して流れるので、一定の放電傾斜で徐々に減少してい
く。その途中でクロックが反転してトランジスタＱ1 が
ＯＦＦして、トランジスタＱ2 がＯＮする。これにより
端子Ｂの電圧は、元の一定値に戻り、今度は端子Ａの電
圧が前記と同様な経過をたどる。その結果として端子Ａ
の電圧は(d)のように変化し、端子Ｂの電圧は、(e)のよ
うに変化する。

【００１２】その結果、反転増幅器６ａの出力は、(e)
を反転した(f)のような波形になる。したがって、コン
パレータ６の入力には、ぞれぞれ(d)，(f)の信号が入力
されるので、(g)で示されるように、入力信号(a)に対し
て倍の周波数のパルス信号が出力端子１ｂに出力され
る。

【００１３】ところで、この実施例の説明から理解でき
るように、この発明では、入力信号として実質的にほぼ
デユーティ５０％の入力信号（パルス）に対し、一定の
放電傾斜の信号を得て、これにより実質的にほぼデユー
ティ５０％の倍速のクロックを発生させている。そのた
めに、コンデンサ４を一定電流Ｉにより充放電する。こ
こで、コンデンサ４の端子電圧Ｖからグランドレベルに
向かって放電すると仮定し、放電時間をｔ、コンデンサ
４の容量をＣとすれば、これらの関係は次の式になる。Ｉｔ／Ｃ＝Ｖ入力信号のクロック周期をＴとすると、図２の（ａ）か
ら（ｇ）までの波形の説明から発生させる（ｇ）の出力
波形は、デユーティ５０％の（ａ）の入力クロックの周
期Ｔに対して同様にデユーティ５０％の関係からそのパ
ルス幅がＴ／４の関係にある。そこで、入力されるクロ
ックの周期をｆとすると、発生させる倍速クロックとの
間には次の関係式が成立する。ｆ＝Ｉ／４ＣＶただし、Ｃはコンデンサ４の容量、ＶはＡ点，Ｂ点の端
子電圧、Ｉは定電流回路の電流値である。また、定電流
源Ｉ1 ，Ｉ2 は、定電流源であるが、これを可変定電流
源としておき、発生する倍速のクロックパルスの幅を調
整することで素子のばらつきを吸収できるようにしても
よい。さらに、このような回路を複数段従属接続するこ
とにより４倍速，８倍速というように、２の乗数倍の逓
倍回路を構成することができる。

【００１４】以上説明してきたが、実施例におけるコン
パレータ２，６は、差動コンパレータを使用して、２つ
の位相が１８０°相違するパルスを同時に発生させてい
るが、これは、いずれか一方のパルスを発生させて反転
増幅器により他方のパルスを発生させるような構成であ
ってもよい。実施例では、コンデンサ４の端子Ｂ側を反
転させてコンパレータ６の＋側端子に入力しているが、
コンデンサ４の端子Ａ側を反転させて、コンパレータ６
の入力端子をＡ，Ｂ入れ替えてコンパレータ６の入力信
号を相互に同相関係になるようにしても同様な動作をさ
せることができる。例えば、(-)入力に対して反転増幅
器を介して(+)入力側と同じ位相入力関係にするか、逆
に実施例のように、(+)入力に対して反転増幅器を介し
て(-)入力と同じ位相入力関係にするかである。また、
実施例では、スイッチ回路としてバイポーラトランジス
タを用いているが、これは、高速スイッチングをするた
めであって、例えば、伝送ゲートのようなアナログスイ
ッチであってもよく、必ずしもバイポーラトランジスタ
を用いる必要はない。また、実施例のクロック発生回路
からの入力は、クロック発生回路からではなく、単に外
部からクロックを入力すればよいことはもちろんであ
る。

【００１５】

【発明の効果】この発明にあっては、定電流回路を用い
てコンデンサの両端子電圧をほぼデユーティ５０％でＯ
Ｎ／ＯＦＦするスイッチ回路を介して充放電すること
で、原入力信号に対して直線性のよい傾斜でほぼ１８０
°の位相幅に亙って１８０°位相が相違する波形を生成
することができ、その一方を反転させてそれぞれの傾斜
波形を１８０°位相ごとに連続的にコンパレータに加え
ることで信号を重ね、その入力信号として１８０°ごと
に発生する入力に対して倍の周波数の鋸歯状波を得て、
これにより実質的にほぼデユーティ５０％の倍速のクロ
ックを得ることができる。その結果、素子数が少ない、
クロックの位相にばらつきが少なく、ＩＣ化に適した簡
単な逓倍回路を得ることができる。また、回路規模が小
さいので消費電力も低減される。

【図面の簡単な説明】

【図１】図１は、この発明を適用した逓倍回路を中心と
するブロック図である。

【図２】図２は、その逓倍動作を説明するための波形図
である。

【符号の説明】

１…クロック制御回路、２，６…コンパレータ、３…ク
ロック発生回路、４…コンデンサ、５…充放電回路、６
ａ…反転増幅器。

Claims

【特許請求の範囲】

【請求項１】入力信号から相互に反転する実質的にデユ
ーティ５０％で相互に逆位相の２つのパルスを生成する
パルス生成回路と、これら２つのパルスに応じて交互に
ＯＮ／ＯＦＦする第１および第２のスイッチ回路と、こ
れら第１および第２のスイッチ回路の下流にそれぞれ設
けられた第１および第２の定電流回路と、前記第１のス
イッチ回路の前記第１の定電流回路側のラインと前記第
２のスイッチ回路の前記第２の定電流回路側のラインと
の間に設けられたコンデンサと、このコンデンサの両端
子電圧の信号のいずれか一方を反転させて他方の入力位
相と同じ位相関係にしてそれぞれの入力に前記両端子電
圧の信号を受けるコンパレータとを備える逓倍回路。