JPH01286586A

JPH01286586A - 高速撮影システム

Info

Publication number: JPH01286586A
Application number: JP63114601A
Authority: JP
Inventors: Shigeki Nishizawa; 重喜西澤; Kayao Takemoto; 一八男竹本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-05-13
Filing date: 1988-05-13
Publication date: 1989-11-17
Anticipated expiration: 2012-11-12
Also published as: JP2675065B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、固体撮像素子に関し、例えば超高速撮影を
可能にした固体撮像素子に利用して有効な技術に関する
ものである。

〔従来の技術〕

核融合研究等においては、その現象記録用に大規模な撮
影システムを用いる。例えば、必要な行数骨のカメラ及
び記憶系を用いて、各記録系の出力信号を合成して１つ
の画面を作るようにしている。上記のようなカメラに用
いられる固体撮像素子に関しては、ラジオ技術社昭和６
１年１１月３日発行ｒＣＯＤカメラ技術ｊがある。

〔発明が解決しようとする課題〕

上記のような超高速現象用の撮影システムでは、画面を
構成する行数骨のカメラや記録系が必要になるため、シ
ステムの規模が大きくなる。また、各カメラ相互間に特
性のバラツキが存在するたため、各カメラからの出力信
号を合成して得られた１枚分の映像信号に、上記バラツ
キがノイズとして現れてしまう。

この発明の目的は、簡単な構成で高画質の超高速現象の
撮影を実現した固体撮像素子を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を篇単に説明すれば、下記の通りである。

すなわち、ｌないし数行毎に出力端子を設けて各出力端
子から同時に出力信号を送出させる。

〔作　用〕

上記した手段によれば、上記同時出力により超高速の撮
影が可能になり、１つの固体撮像素子により１枚分の映
像信号を作り出すものであるからシステム箇素化と高画
質化を実現できる。

〔実施例〕

第１図には、この発明に係る固体撮像素子を用いた超高
速撮影システムの一実施例のブロック図が示されている
。

固体撮像素子ＭＩＤは、上記文献に示されたようなＭＯ
Ｓ形又はＣＣＤ形を固体撮像デバイスを基本として、各
行毎に出力端子Ｌ１ないしＬｎを持つようにされる。

上記各出力端子Ｌ１ないしＬｎからは、固体撮像素子Ｍ
ＩＤの水平走査動作に従って各行の読み出し信号が並列
に出力される。これにより、１つの行の読み出しに要す
る時間だけで、１枚の画面分の読み出しが可能になり、
超高速の撮影が可能になる。

上記出力端子ＬｌないしＬｎからの出力信号は、プリア
ンプＰＡＩないしＰＡｎによりそれぞれ信号増幅され、
特に制限されないが、ロウバスフィルタＬＰＦ　１ない
しＬＰＦｎを通して、固体撮像素子ＭＩＤの読み出し時
に含まれるスイッチングノイズ等の高域ノイズ成分が除
去される。このような信号処理が行われた各行の映像信
号は、記憶部ＶＴＲ１ないしＶＴＲｎにより記録される
。この記録部ＶＴＲ１ないしＶＴＲｎは、特に制限され
ないが、ビディオ・テープ・レコーダから構成される。

これに代えて、入力部にＡ／Ｄ　（アナログ／ディジタ
ル）変換回路を設けて、半導体集記憶装置等に記録する
構成としてもよい。

上記固体撮像素子ＭＩＤは、駆動回路ＤＲＶにより駆動
される。すなわち、固体撮像素子ＭＩＤの動作に必要な
りロックパルス等が上記駆動回路ＤＲＶから供給される
。また、このような固体撮像素子ＭＩＤの動作と同期し
て、上記記録部ＶＴＲ１〜Ｖ　Ｔ　Ｒｎを動作させるた
め、及び上記記憶部ＶＴＲ１〜ＶＴＲｎに記録された各
行枚の映像信号を、合成して出力されるために同期制御
回路５ＹＮＣが設けられる。

この同期制御回路Ｓ　Ｙ　Ｎ　Ｃは、上記駆動回路ＤＲ
Ｖと相互に信号の授受を行い、読み出し動作（撮影）の
ときには同期して動作させられる。そして、記録部ＶＴ
Ｒ１〜ＶＴＲｎに記録された各行枚の映像信号を再生す
る場合、各記録部ＶＴＲ１〜ＶＴＲｎには、上記のよう
な録画動作によっては、それぞれの行（Ｌｌ〜Ｌｎ）に
対応した１つの行分の映像信号しか記録されていない。

上記同期制御回路５ＹＮＣは、上記のような録画が行わ
れた記録部ＶＴＲ１＝ＶＴＲｎの再生動作を制御して１
つの画面を合成して作り出すために、まず記憶部ＶＴＲ
１０１行分（Ｌｌ）の再生動作を行わせてその再生が終
了すると、その記録部ＶＴＲ１の再生動作を停止（ポー
ズ状態）とし、次の行に対応した記憶部ＶＴＲ２の１行
分（Ｌ２）の再生動作を行わせる。そして、この行（Ｌ
２）の再生が終了すると、その記録部ＶＴＲ２の再生動
作を停止（ポーズ状態）とする。このようにして、次々
に記録部ＶＴＲの再生動作をその１行分の再生を単位と
して時系列的に切り替えて、１枚分の画像信号Ｖｏｕｔ
を合成して作り出す。以下、次の１枚の分の画像信号も
、上記ポーズ状態の記録部ＶＴＲ１を再び再生状態にし
て、上記同様に読み出すものである。

この構成では、家庭用ＶＴＲと同様に１秒間に３０枚の
画面（フィールド）を得るように固体撮像素子ＭＩＤの
水平走査動作を行わせた場合、上記のような記録部の再
生動作によって等価的に１秒間に３０×ｎの超高速撮影
ができる。

この実施例では、１つの固体撮像素子を用いたいるため
、システムの筒素化が可能であるばかりか、複数のカラ
ｉを用いる場合のような大きな特性のバラツキが無いか
ら亮画質の画面を得ることができる。また、多数のカメ
ラを配置する場合、その配置の相違によ−って画面の構
成が異なるため、各カメラの信号を合成すると被写体の
形状の歪みが生じが、この実施例ではそのような問題も
生じない。

また、本実施例では、ＶＴＲ１からＶＴＲｎまでの再生
と記録を繰り返す構成で説明したが、−連の現象が終了
するまで記録のみを行い、その後と時系列的にＶＴＲｌ
からＶＴＲｎまでを切り換えて再生する構成としてもよ
い。

第２図には、この発明に係る固体撮像素子ＭＩＤの一実
施例の要部回路間が示されている一同図では、３行、２
列分の回路が代表として例示的に示されている。同図の
各回路素子は、公知の半導体集積回路の製造技術によっ
て、特に制限されないが、単結晶シリンコンのような１
個の半導体基板上において形成される。

１つの画素セルは、フォトダイオードＤ１と、特に制限
されないが、チップ選択線ＣＥにそのゲートが結合され
たスイッチＭＯ５ＦＥＴ　（絶縁ゲート形電界効果トラ
ンジスタ）Ｑｌと、水平走査線Ｈ１にそのゲートが結合
されたスイッチＭＯＳＦＥＴＱ２の直列回路から構成さ
れる。上記フォトダイオードＤＩ及びスイッチＭＯＳＦ
ＥＴＱＩ。

Ｑ２からなる画素セルと同じ行（水平方向）に配置され
る他の同様な画素セル（Ｄ２．Ｑ３．Ｑ４）等の出力ノ
ードは、同図において横方向に延長される水平信号線Ｈ
５Ｉに結合される。上記水平信号線Ｈ３Ｉには、それに
対応したチップ選択線が平行して配置される。他の行に
ついても上記同様な画素セルが同様に結合される。

例示的に示されている水平走査線Ｈ１，）１２は、同図
において縦方向に延長され、同じ列に配置される画素セ
ルのスイッチＭＯ３ＦＥＴＱ２．Ｑ６゜及びＱＩＯのゲ
ートは、共通の水平走査ＩＨＩに結合される。他の列に
配置される画素セルも上記同様に対応する水平走査線Ｈ
２等に結合される。

上記水平走査８ｍ）（１，）Ｔ２等は、水平シフトレジ
スタ等からなる水平走査回路Ｈ３Ｒによって、選択動作
が行われる。また、上記チップ選択線ＣＥは、図示しな
い選択回路により撮影を開始するときハイレベルの選択
状態にされる。

上記各行に対応した水平信号ｂｉＨ３１ないしＨ８３等
は、出力端子Ｌ１ないしＬ３等が設けられる。これによ
り、上記水平走査回路）（ＳＲによる水平走査線Ｈ１，
Ｈ２・・・等の選択動作により、各行の水平信号４ｉＨ
３１ないしＨ３３等を介して並列的に画素信号の出力が
行われる。

上記第２図において、チップ選択＆？　ＣＥを省略する
ものであってもよい。これに対応して上記チップ選択線
ＣＥに結合されるスイッチＭＯ３ＦＥＴＱＩ、Ｑ３等は
省略できる。これにより、素子数の低減が図られ、画素
数が同じならフォトダイオードＤＩ等の開口率を高くで
きる。

上記のように１つの行に１つの出力端子を設ける構成に
代え、２つの行に１つの出力端子を設ける構成としても
よい。例えば、第２図の実施例回路において、水平信号
線Ｈ３ＩとＨ５２を１組とし、第１行目の水平信号線）
（ＳＬに対応したスイッチＭＯＳＦＥＴＱＩ、Ｑ３等の
ゲートには奇数選択信号を供給し、第２行目の水平信号
綿Ｈ３２に対応したスイッチＭＯ３ＦＥＴＱ５．Ｑ７等
のゲートには偶数選択信号を供給する。そして、上記水
平信号＊Ｈ！’；１は、上記奇数選択信号によりスイッ
チ制御されるスイッチＭ　ＯＳ　Ｆ　Ｅ　Ｔを介して１
つの出力端子■、１に接続（７、上記水平信号線Ｈ３２
は、上記偶数選択信号によりスイッチ制御されるスイッ
チＭＯ３ＦＥＴを介して上記１つの出力端子Ｌ１に接続
する。この構成では、幾何学的な２つの行に対して１つ
の出力端子を設けるものであるため、出力端子数を半分
にすることができる。これに応じて外部に設けられるプ
リアンプやロウパスフィルタ及び記録部の数を半分にで
きるから、システムの筒素化が可能になる。ただし、そ
の読み出し動作は、出力端子から２つの行を切り替えて
出力させるものであるため、単位時間当たりのフィール
ド数（画面枚数）は半分になるものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、（１１１ないし数行毎に出力端子を設けて各出力端子か
ら同時に出力信号を送出させることにより、１ないし数
行の読み出しにより１画面分の映像信号が得られるから
超高速の撮影が可能になるという効果が得られる。

（２）上記（１）により、１つの固体撮像素子により出
力される各行の信号を録画し、それを順次時系列的に再
生して１枚分の映像信号を合成するものであるため、シ
ステム簡素化と再生映像信号の高品質化が実現できると
いう効果が得られる。

（３）上記（１１により、１つの固体撮像素子により出
力される各行の信号を録画し、それを順次時系列的に再
生して１枚分の映像信号を合成するものであるため、被
写体の歪み等が生じなくできるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記のように固
体撮像素子は、ＭＯＳ形やＣＣＤ形の他、ＢＢＤ　（バ
ケツリレーデバイス）等のその他の固体撮像素子を用い
るものであってもよい。

また、外部に設けられるプリアンプや信号処理回路は、
用いられせる固体を最像素子に応じて種々の実施形態を
採ることができるものである。そして、記録部として、
入力部にＡ／Ｄ変換回路を設けてディジタル信号として
記憶させる構成の場合、そのディジタル信号を１画面分
の記憶容量を持つバッファメモリに転送し、それをＣＲ
Ｔ等の表示装置の表示動作に同期して時系列的に読み出
して再生を行うもの等種々の実施形態を採ることができ
るものである。

この発明は、超高速撮影に用いられる固体撮像素子とし
て広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、１ないし数行毎に出力端子を設けて各出力
端子から同時に出力信号を送出させることにより、１な
いし数行の読み出しにより１画面分の映像信号が得られ
るから超高速の撮影が可能になるとともに、システム簡
素化と再生映像信号の高品質化を実現できる。

【図面の簡単な説明】

第１図は、この発明に係る固体撮像素子を用いた超高速
撮影システムの一実施例のブロック図、第２図は、その
固体撮像素子の一実施例を示す要部回路図である。ＭｒＤ・・固体撮像素子、ＰＡＩ〜ＰＡｎ・・プリアン
プ、ＬＰＦＩ〜ＬＰＦｎ・・ロウパスフィルタ、ＶＴＲ
１〜ｖＴＲｎ・・記録部、ＤＲＶ・・駆動回路、５ＹＮ
Ｃ・・同期制御回路、Ｈ３員・・水平走査回路第１図ＶＴＲ：ｆ！鱗部第２図

Claims

【特許請求の範囲】１、１ないし数行毎に出力端子を設けて各出力端子から
同時に出力信号を送出することを特徴とする固体撮像素
子。２、上記各出力端子には、映像信号を形成するプリアン
プ及び信号処理回路と、その映像信号を記録する記録部
が設けられ、上記各記録部は同期制御回路により時系列
的に動作させられることにより１画面分の再生映像信号
を形成するものであることを特徴とする特許請求の範囲
第１項記載の固体撮像素子。３、上記固体撮像素子は、ＭＯＳ形又はＣＣＤ形の撮像
素子であることを特徴とする特許請求の範囲第１項記載
の固体撮像素子。