JPH01288004A - mixer - Google Patents

mixer

Info

Publication number
JPH01288004A
JPH01288004A JP63117278A JP11727888A JPH01288004A JP H01288004 A JPH01288004 A JP H01288004A JP 63117278 A JP63117278 A JP 63117278A JP 11727888 A JP11727888 A JP 11727888A JP H01288004 A JPH01288004 A JP H01288004A
Authority
JP
Japan
Prior art keywords
gate
bias
drain
mixer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63117278A
Other languages
Japanese (ja)
Inventor
Kunihiko Kanazawa
邦彦 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63117278A priority Critical patent/JPH01288004A/en
Publication of JPH01288004A publication Critical patent/JPH01288004A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To obtain the characteristic of the mixer employing a dual gate FET with no adjustment and to attain a semiconductor integrated circuit by providing a circuit controlling a gate voltage so as to give a constant current between a source and a drain. CONSTITUTION:A 2nd gate is connected to a constant voltage such as a ground potential (ground). Moreover, an active bias circuit 7 is provided to vary the bias of a 1st gate 1 in a way that the bias current between the drain and ground is made constant. Then a drain bias of 3-5V is given to a GaAs dual gate FET employing at a microwave band and an active bias circuit fixing the drain-ground current to 1-2mA is provided. Thus, the conversion gain of the output is always maximized and the mixer is operated without any adjustment.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は通信機器に用いられる信号合成回路のミキサに
関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a mixer for a signal synthesis circuit used in communication equipment.

従来の技術 近年、通信情報網が広がり、衛星通信などのニューメデ
ィアが注目されている。これら通信機器には、信号周波
数を変えたり、変復調するために、ミキサが不可欠であ
る。
BACKGROUND OF THE INVENTION In recent years, communication information networks have expanded, and new media such as satellite communications are attracting attention. Mixers are indispensable for these communication devices in order to change the signal frequency and perform modulation and demodulation.

従来、U)(F帯板上のマイクロ波を用いる通信機器の
ミキサにはダイオードが用いられて来た。
Conventionally, diodes have been used in mixers of communication equipment using microwaves on U)(F band plates.

特に、衛星放送や衛星受信等に用いられる10αh帯の
ミキサはG a A sダイオードを使用して来た。
In particular, 10αh band mixers used for satellite broadcasting, satellite reception, etc. have been using GaAs diodes.

しかしながら、これらのディスクリート素子を集積化す
る上で、ダイオード・ミキサには大きなフィルターが必
要となシ、集積化に不向きである。
However, when integrating these discrete elements, the diode mixer requires a large filter, making it unsuitable for integration.

最近、このフィルターを必要としない素子として、デュ
アル・ゲートFETが注目されている。
Recently, dual gate FETs have been attracting attention as an element that does not require this filter.

第3図は従来のデュアル・ゲートFETを用いたミキサ
の回路図である。1は第1ゲートで、2は第2ゲート、
3はドレインである。デュアル・ゲートFET4の第1
ゲート1と第2ゲート2が信号入力端となシ、ドレイン
3がミキシングされた信号の出力端となる。このミキサ
を動作させるには、バイアスを加える必要があシ、5,
10゜11がバイアス端となる。ミキサの変換利得は、
このバイアスのうち、特に、第1ゲートと第2ゲートの
バイアスを調整することによって得られる。
FIG. 3 is a circuit diagram of a mixer using conventional dual gate FETs. 1 is the first gate, 2 is the second gate,
3 is a drain. The first of dual gate FET4
The gate 1 and the second gate 2 serve as signal input terminals, and the drain 3 serves as an output terminal for mixed signals. To make this mixer work, it is necessary to apply a bias.5.
10°11 is the bias end. The conversion gain of the mixer is
Among these biases, this can be obtained by particularly adjusting the biases of the first gate and the second gate.

つまシ、可変電圧器6の出力電圧を、利得が最大になる
ように調整するのが、常であった。しかしながら、利得
などの高周波特性をみながら調整するのは、手数がかか
る上、集積化する上でも調整用回路を付加せねばならず
、回路定数を変更せねばならないので、集積化できない
という問題点があった。
It has always been the case that the output voltage of the variable voltage generator 6 is adjusted so that the gain is maximized. However, adjusting while looking at high frequency characteristics such as gain is time-consuming and requires the addition of an adjustment circuit and the need to change circuit constants, making it difficult to integrate. was there.

発明か解決しようとする課題 上記のように、デュアル・グー)FETを用いたミキサ
は、変換利得をみながら調整するバイアス回路が必要で
あシ、また、このような調整が必要であるという欠点を
有していた。さらに、集積化できない問題点があった。
Invention or Problem to be Solved As mentioned above, a mixer using dual FETs requires a bias circuit that adjusts while monitoring the conversion gain, and also has the disadvantage that such adjustment is necessary. It had Furthermore, there was a problem that it could not be integrated.

本発明は上記欠点に鑑み、このような調整を不必要とし
、さらに、固定のバイアス回路をそなえたミキサを提供
するものである。
In view of the above drawbacks, the present invention provides a mixer that eliminates the need for such adjustment and further includes a fixed bias circuit.

課題を解決するための手段 上記課題を解決するために、本発明のミキサは、ゲート
電圧を飼料することによシ、一定電流をソースとドレイ
ン間に流す回路をそなえて構成されている。
Means for Solving the Problems In order to solve the above problems, the mixer of the present invention is configured with a circuit that allows a constant current to flow between the source and the drain by feeding the gate voltage.

作  用 この構成により、変換利得が最大のバイアス条件に、常
に安定して保たれ、調整がいらなくな−る。
Function: With this configuration, the conversion gain is always stably maintained at the maximum bias condition, eliminating the need for adjustment.

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本発明の実施例におけるデュアル・グー)FE
Tミキサの回路図を示す図である。4はデュアル・ゲー
トFET、1は第1ゲート、2は第2ゲート、3はドレ
インである。2つのゲートが信号入力端となシ、ドレイ
ンがミキシング信号の出力端となる。5,10.11は
バイアス端である。本発明は、第2ゲートを一定電圧、
例えば接地(アース)とする。さらに、ドレインとアー
ス間のバイアス電流を一定となるように、第1ゲートの
バイアスを可変するアクティブ・バイアス回路7を設置
する。マイクロ波帯で用いられるGaAsデュアル・ゲ
ートFETでは、ドレイン・バイアスを3〜5■とし、
ドレインとアース間の電流を1〜2 m Aに固定する
アクティブ・バイアス回路を設ける。実施例によシ、出
力の変換利得は常に最大となシ、無調整で動作可能とな
る。
FIG. 1 shows a dual FE in an embodiment of the present invention.
FIG. 3 is a diagram showing a circuit diagram of a T mixer. 4 is a dual gate FET, 1 is a first gate, 2 is a second gate, and 3 is a drain. The two gates serve as signal input terminals, and the drain serves as a mixing signal output terminal. 5, 10.11 is a bias end. In the present invention, the second gate is connected to a constant voltage.
For example, earth. Further, an active bias circuit 7 is installed to vary the bias of the first gate so that the bias current between the drain and the ground is constant. In GaAs dual-gate FETs used in the microwave band, the drain bias is set to 3 to 5 μ;
An active bias circuit is provided to fix the current between the drain and ground at 1-2 mA. According to the embodiment, the output conversion gain is always the maximum, and operation is possible without adjustment.

第2図は本発明の実施例におけるアクティブ・バイアス
回路つきデュアル・ゲートFETミキサの回路図を示す
図である。第1図のデュアル・ゲートFETミキサにつ
けるアクティブ・バイアス回路の具体例を示している。
FIG. 2 is a diagram showing a circuit diagram of a dual gate FET mixer with an active bias circuit according to an embodiment of the present invention. A specific example of an active bias circuit attached to the dual gate FET mixer of FIG. 1 is shown.

9はトランジスタ、8.12は外部バイアス端である。9 is a transistor, and 8.12 is an external bias terminal.

アクティブ・バイアス回路の抵抗値を設定するととKよ
って、ドレイン・アース間電流を一定に保つように、帰
還がかかシ、自動的に第1ゲート・バイアスを調整する
動作をする。
When the resistance value of the active bias circuit is set, feedback is activated and the first gate bias is automatically adjusted so as to keep the current between the drain and ground constant.

ここでは、第1ゲート・バイアスを調整する回路とした
が、第2ゲート・バイアスでも、もちろん可能となる。
Although the circuit here adjusts the first gate bias, it is of course also possible to adjust the second gate bias.

デュアル・グー)FET4は、マイクロ波帯ではGaA
a MES FETが用いられ、16ル近辺では800
〜300 μm 、 10GHz近辺では、600〜2
00μmのゲート幅が使用されておシ、いずれの場合も
、1〜3 m Aのドレイン・アース間電流とするのが
、最適である。
Dual Goo) FET4 is GaA in the microwave band.
a MES FET is used, and around 16 ru is 800
~300 μm, around 10 GHz, 600~2
A gate width of 0.00 μm is used; in both cases, a drain-to-ground current of 1 to 3 mA is optimal.

以上のように、アクティブ・バイアス回路を用いて、電
流によって、高周波特性が出るようにすると、無調整と
なり、集積化も可能となる。
As described above, if the active bias circuit is used to produce high frequency characteristics by the current, no adjustment is required and integration becomes possible.

また、ミキサで説明したが、デュアル・ゲートFETを
用いた変調器にも適用できるのはいうまでもない。
Further, although the explanation has been made using a mixer, it goes without saying that the present invention can also be applied to a modulator using a dual gate FET.

発明の効果 以上のように、デュアル・ゲートFETを用いたミキサ
を無調整で特性が出るようにならしめ、さらに、半導体
集積回路化を可能とする。
As described above, the effects of the invention enable a mixer using dual gate FETs to exhibit characteristics without adjustment, and furthermore, enables integration into a semiconductor integrated circuit.

このように1、回路の簡便化、小型化、高性能化の点で
その実用的効果は大なるものがある。
As described above, 1. It has great practical effects in terms of circuit simplification, miniaturization, and high performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例におけるデュアル・ゲ−)FE
Tミキサの回路図、第2図は本発明の一実施例における
アクティブ・バイアス回路つきデュアル・グー)FET
ミキサの回路図、第3図は従来のデュアル・グー)FE
Tを用いだミキサの回路図である。 1・・・・・・第1ゲート、2・・・・・・第2ゲート
、3・・・・・・ドレイン、4・・・・・・デュアル・
ゲート、FET、5・・・・・・バイアス端、6・・・
・・・可変電圧器、8・・・・・・外部バィアス端、9
・・・・・・トランジスタ、10.11 ・山・バイア
ス端、12・・・・・・外部バイアス端。
FIG. 1 shows a dual game (FE) in an embodiment of the present invention.
A circuit diagram of a T mixer, FIG. 2 shows a dual FET with an active bias circuit in one embodiment of the present invention.
Mixer circuit diagram, Figure 3 is a conventional dual FE
It is a circuit diagram of a mixer using T. 1...First gate, 2...Second gate, 3...Drain, 4...Dual
Gate, FET, 5...Bias end, 6...
...Variable voltage generator, 8...External bias end, 9
...Transistor, 10.11 ・Mountain/bias end, 12...External bias end.

Claims (1)

【特許請求の範囲】[Claims] デュアル・ゲートFETの一方のゲートの電圧を制御す
ることにより一定電流をソースとドレイン間に流す回路
をそなえていることを特徴とするミキサ。
A mixer characterized by comprising a circuit that flows a constant current between a source and a drain by controlling the voltage of one gate of a dual gate FET.
JP63117278A 1988-05-13 1988-05-13 mixer Pending JPH01288004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63117278A JPH01288004A (en) 1988-05-13 1988-05-13 mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117278A JPH01288004A (en) 1988-05-13 1988-05-13 mixer

Publications (1)

Publication Number Publication Date
JPH01288004A true JPH01288004A (en) 1989-11-20

Family

ID=14707794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117278A Pending JPH01288004A (en) 1988-05-13 1988-05-13 mixer

Country Status (1)

Country Link
JP (1) JPH01288004A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444399A (en) * 1992-09-11 1995-08-22 Somitomo Electric Industries, Ltd. Mixer circuit
US5602501A (en) * 1992-09-03 1997-02-11 Sumitomo Electric Industries, Ltd. Mixer circuit using a dual gate field effect transistor
US5649312A (en) * 1994-11-14 1997-07-15 Fujitsu Limited MMIC downconverter for a direct broadcast satellite low noise block downconverter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602501A (en) * 1992-09-03 1997-02-11 Sumitomo Electric Industries, Ltd. Mixer circuit using a dual gate field effect transistor
US5444399A (en) * 1992-09-11 1995-08-22 Somitomo Electric Industries, Ltd. Mixer circuit
US5649312A (en) * 1994-11-14 1997-07-15 Fujitsu Limited MMIC downconverter for a direct broadcast satellite low noise block downconverter

Similar Documents

Publication Publication Date Title
US5465418A (en) Self-oscillating mixer circuits and methods therefor
US8078122B2 (en) Interface between digital and analog circuits
EP1387486B1 (en) Amplifier circuit and multistage amplifier circuit
US8145143B2 (en) Bidirectional frequency converter and radio equipment using same
JPH01194705A (en) Signal mixer device
US20100022198A1 (en) High frequency amplifier circuit and mobile communication terminal using the same
US20080318544A1 (en) Frequency mixer
US4710970A (en) Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal
JPH0452642B2 (en)
EP1481487B1 (en) Transmission system
JPH08213848A (en) Mixer circuit and frequency conversion method
US4792987A (en) Antenna coupling amplifier and converter system
JPH01288004A (en) mixer
US5963858A (en) Method and apparatus for mixing signals
US8260218B2 (en) Mixer circuit and RF transmitter using such mixer circuit
US7304548B2 (en) Differential voltage controlled oscillator using complementary transistors cross-coupled in series, and transceiver using the same
JPH0740647B2 (en) Field effect transistor circuit
JPS61224506A (en) field effect transistor circuit
JP2563286B2 (en) Frequency mixing circuit
US6594478B1 (en) Self oscillating mixer
Madihian et al. GaAs-monolithic IC's for an X-band PLL-stabilized local source
JP4223347B2 (en) Frequency converter, receiver and transmitter
JP2769157B2 (en) Divider
JP3442619B2 (en) High frequency mixer and high frequency mixer integrated circuit
JPH118515A (en) Frequency conversion device