JPH01288948A - メモリのデータ保護方式 - Google Patents

メモリのデータ保護方式

Info

Publication number
JPH01288948A
JPH01288948A JP63118963A JP11896388A JPH01288948A JP H01288948 A JPH01288948 A JP H01288948A JP 63118963 A JP63118963 A JP 63118963A JP 11896388 A JP11896388 A JP 11896388A JP H01288948 A JPH01288948 A JP H01288948A
Authority
JP
Japan
Prior art keywords
battery
voltage
memory
signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63118963A
Other languages
English (en)
Other versions
JP2533612B2 (ja
Inventor
Hiroyuki Shimoi
洋行 下井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63118963A priority Critical patent/JP2533612B2/ja
Priority to CA000598645A priority patent/CA1319435C/en
Priority to AU34085/89A priority patent/AU606278B2/en
Priority to EP89304682A priority patent/EP0342846B1/en
Priority to DE68927941T priority patent/DE68927941T2/de
Priority to US07/349,310 priority patent/US5007027A/en
Priority to KR1019890006497A priority patent/KR920007378B1/ko
Publication of JPH01288948A publication Critical patent/JPH01288948A/ja
Application granted granted Critical
Publication of JP2533612B2 publication Critical patent/JP2533612B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ａ）一実施例の説明（第２図、第３図）（ｂ）他の実
施例の構成の説明 （第４図、第５図、第６図） （Ｃ）他の実施例の動作の説明 （第７図、第８図） （ｄ）別の実施例の説明 発明の効果 〔概要〕 スタティックＲＡＭ等のメモリのデータを電源断の状態
から保護するためのバフテリを有するメモリのデータ保
護方式に関し、 バッテリの劣化か充電不足かを検出し、メモリを安全に
使用することを目的とし、 メモリと、該メモリの電源供給部と、該電源供給部によ
り充電され、電源断時に該メモリに電力を供給するバッ
テリとを存するメモリのデータ保護方式において、該バ
ッテリの電圧と第１の電圧とを比較し、バッテリエラー
信号を発生する第１の電圧チェック回路と、該バッテリ
の電圧と第２の電圧とを比較し、充電中信号を発生する
第２の電圧チェック回路とを設けた。
〔産業上の利用分野〕
本発明は、スタティックＲＡＭ等のメモリのデータを電
源断の状態から保護するためのバッテリを有するメモリ
のデータ保護方式に関する。
不測の電源遮断時でも、メモリー内容を保持することの
できるバラチリバックアップ式不揮発性メモリ装置が、
広く利用されている。
このようなメモリ装置では、いついかなる時でも、電源
遮断に対処できるよう、バッテリが充分チャージ（充電
）されていなければならない。
通常電源供給時は、バッテリは常にチャージされており
、充分チャージされていれば、電源遮断時のバックアッ
プが可能となる。
近年、係るメモリ装置が、ログデータや設定データとい
う比較的重要でないデータの格納のみならず、ユーザデ
ータなどの比較的重要なデータの格納に用いられ、バッ
テリによるバックアップ機能に厳密さが求められている
。
このため、バッテリによるバックアップ機能をチェック
し、データを保護する技術が必要となる。
〔従来の技術〕
従来は、バッテリの電圧をチェックするパトロールチェ
ックが行われていた。
パトロールチェックは、例えば、特許出願公開昭５８−
１４６０９９号公報にみられるように、電源によって充
電中のバッテリをメモリと接続し、且つ電源と切離して
バッテリの電圧を１つの基準電圧と比較してチェックす
るものが知られている。
このような従来技術では、バッテリが劣化したか否かを
検出、警報するものであった。
〔発明が解決しようとする課題〕
ところで、従来技術では、バッテリの電圧を１つの基準
電圧で比較してチェックした。
しかしながら、従来技術では、基準電圧を低くすれば、
バッテリの劣化、異常を検出することができるが、十分
に充電されていない状態で、電源の遮断があると、デー
タが保護されないことを検出することができないという
問題があり、他方基準電圧を高くすれば、バッテリが劣
化したのか、バッテリの充電が十分でないのか認識でき
ないという問題があった。
本発明の目的は、バッテリの劣化か充電不足かを検出し
、メモリを安全に使用することのできるメモリのデータ
保護方式を提供するにある。
又、零発すの他の目的は、バッテリの劣化か充電不足を
検出し、メモリの使用を決定することのできるメモリの
データ保護方式を提供するにある。
〔課題を解決するための手段〕
第１図は本発明の原理図である。
本発明は、第１図（Ａ）に示すように、メモリ１０と、
メモリ１０の電源供給部１１と、該電源供給部１１によ
り充電され、電源断時に該メモリ１０に電力を供給する
バッテリ１２とを有するメモリのデータ保護方式におい
て、該バッテリ１２の電圧と第１の電圧とを比較し、バ
ッテリエラー信号を発生する第１の電圧チェック回路１
３と、該バッテリ１２の電圧と第２の電圧とを比較し、
充電中信号を発生する第２の電圧チェック回路１４とを
設けたものである。
又、本発明は、第１図（Ｂ）に示すように、システム内
に設けられ、電源供給部１１から電力を受けるメモリ１
０と、該電源供給部１１により充電され、電源断時に該
メモリ１０に電力を供給するバッテリ１２とを有するメ
モリのデータ保護方式において、該バッテリ１２の電圧
と第１の電圧とを比較し、バッテリエラー信号を発生す
る第１の電圧チェック回路１３と、該バッテリ１２の電
圧と第２の電圧とを比較し、充電中信号を発生する第２
の電圧チェック回路１４と、該バッテリエラー信号と充
電中信号とに基づいて該メモリ１０をシステムから切離
す制御部２とを有し、該制御部２はバッテリエラー信号
に応じて、バッテリエラーを通知するようにしたもので
ある。
更に、本発明は、第１図（Ｂ）に示すように、電源供給
部１１から電力を受け、転送データを格納するメモリＩ
Ｏと、該電源供給部１１により充電され、電源断時に該
メモリ１０に電力を供給するバッテリ１２と、該メモリ
ＩＯに転送データを格納後、外部記憶装置６に該メモＩ
７１０の転送データを転送するライトバックモードと、
該転送データを該メモリ１０を介さず該外部記憶装置６
に転送するライトスルーモードとを選択的に実行する制
御部２とを有するシステムにおいて、該バッテリ１２の
電圧と第１の電圧とを比較し、バッテリエラー信号を発
生する第１の電圧チェック回路１３と、該バッテリ１２
の電圧と第２の電圧とを比較し、充電中信号を発生する
第２の電圧チェック回路１４とを設けるとともに、該制
御部２は、該バッテリエラー信号と該充電中信号に基づ
いて、該メモリＩＯを切離して、ライトスルーモードを
実行するように構成され、且つ該バッテリエラー信号に
応じて、バッテリエラーを通知するようにしたものであ
る。
〔作用〕
本発明は、第１、第２の電圧チェック回路１３．１４を
設けているので、バッテリが劣化したのか、充電不足な
のかを検出でき、劣化なら交換、充電不足なら充電され
るまでメモリの使用を中断する等の処置がとれる。
又、本発明は、第１、第２の電圧チェック回路１３、Ｉ
４と、電圧チェック結果によってメモリの使用を制御す
る制御部２を設けているので、バッテリの劣化、充電不
足に応じて使用制限を行うことができ、充電不足なら充
電後メモリの使用を再開できる。
更に、本発明は、第１、第２の電圧チェック回路！３．
１４と、電圧チェック結果によってメモリを介在するデ
ータ転送を制御する制御部２を設けているので、メモリ
を安全な状態でのみ使用するデータ転送が可能となる。
〔実施例〕
（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図である。
図中、第１図で示したものと同一のものは同一の記号で
示してあり、１５はタイマー回路であり、一定時間毎に
パフテリチェック信号ＢＣＫを発生するもの、１６は充
電回路であり、電源供給部１１及びメモリー回路ＩＯに
対し、リレーＲＬＩと抵抗Ｒ及びダイオードＤ２の並列
回路によってバッテリ１２と接続し、バッテリ１２を充
電するもの、ＲＬ２はリレーであり、バッテリチェック
信号ＢＣＫの“ハイ”レベルで閉となり、バッテリ１２
と電圧チェック回路１３．１４とを接続し、バッテリチ
ェック信号ＢＣＫの“ロー”レベルで開となるものであ
る。
尚、リレーＲＬＩは、パフテリチェック信号ＢＣＫの“
ロー”レベルで閉じ、バッテリ１２と電源供給部１１を
抵抗Ｒを介し接続し、“ハイ”レベルで開くものであり
、電圧チェック回路１３．１４は電圧比較器で構成され
ている。
第３図は本発明の一実施例動作説明図である。
バッテリチェック信号ＢＣＫが“ロー”レベルの時は、
リレーＲＬＩが閉、リレーＲＬ２が開であり、メモリー
回路１０に電源を供給する電源供給部１１から充電回路
１６のリレーＲＬＩ、抵抗Ｒを介しバッテリ１２が充電
される。
タイマー回、路１５は、クロックＣＬＫを計数し、一定
時間間隔Ｔでバッテリチェック信号ＢＣＫを一定時間“
ハイ”レベルとする。
バッテリチェック信号ＢＣＫが“ハイ”レベルとなると
、リレーＲＬＩは開放され、リレーＲＬ２は閉となる。
これによって、電源供給部１１からバッテリ１２への充
電は一定時間停止され、パフテリ１２のチェックが可能
となる。
この時、バッテリ１２は、充電回路１６のダイオードＤ
２を介しメモリー回路ＩＯと接続されているので、電源
供給部１１の充電が停止されても、電源断時にメモリー
回路１０へ電力を供給できる。
このバッテリ１２のチェックは、バフテリ１２の電圧■
を、第１の電圧チェック回路１３では、フル充電時の電
圧の２０％の基準電圧■１と、第２の電圧チェック回路
１４では、フル充電時の電圧の８０％の基準電圧■２と
比較することによって行う。
即ち、バッテリ１２の容量が８０％未満かどうかと２０
％未満かどうかをチェックする。
バッテリ１２の容量が２０％未満なら、第１の電圧チェ
ック回路１３からバッテリエラー信号ＢＥＲＲが発生さ
れる。
この状態では、バフテリ１２又は充電回路Ｉ６の劣化、
障害が考えられ、もはやこれ以上充電しても無駄であり
、交換の必要がある。
一方、バッテリ１２の容量が８０％未満なら、第２の電
圧チェック回路１４からバッテリチャージ信号ＢＣＲＧ
が発生される。
この状態では、バッテリ１２等の劣化、障害でなく、む
しろ充電不足のため、交換の必要はなく、充電されれば
次のバッテリチェック時解消する。
このような、バッテリエラー信号ＢＥＲＲ、バンチリチ
ャージ信号ＢＣＲＧＯ内一方でも有効となると、システ
ムはメモリー回路ＩＯを切り離すよう動作し、それによ
ってシステムの処理能力は低下するが、不意の電源遮断
時のメモリーデータの破壊の危険性はなくなる。
又、バッテリチャージ信号ＢＣＲＧは、バッテリ１２が
８０％以上充電されれば、次のバッテリチェック時にオ
フとなるため、メモリー回路１０はシステムに再接続さ
れる。
一方、バッテリエラー信号ＢＥＲＲが有効となった場合
には、オペレータにバッテリエラーを通知し、エラ一部
分の交換を行うまで、オフとしないで、メモリー回路１
０はシステムから切離された状態となる。
この実施例では、タイマにより周期的にバッテリチェッ
クしているので、プロセッサが空き時間にバッテリチェ
ックするものに比し、確実にバッテリチェックができる
。
又、バッテリチェック時も、ダイオードＤ２を介しメモ
リー回路１０は、バッテリ１２と接続されているので、
不意の電源断がこの間にあっても、メモリー回路１０の
データを保護できる。
建）他の実施例の構成の説明 第４図は本発明の他の実施例全体構成図、第５図は第４
図の不揮発性メモリアレーの構成図、第６図は第５図の
不揮発性メモリの構成図であり、モジュール構成のディ
スクキャッシュシステムを示している。
図中、第２図で示したものと同一のものは同一の記号で
示してあり、２ａはサービスアダプタであり、プロセッ
サで構成され、各モジュール（アダプタ）の状態の監視
等のためのもの、３はキャッシュメモリモジュールであ
り、ストレージボー１−３ｂと、メモリアクセスコント
ローラ３０〜３２と、不揮発性メモリアレー１と、揮発
性メモリ３ｃ、３ｄとを含むものであり、３ａはキャッ
シュ制御モジエールであり、キャッシュメモリモジュー
ル３のメモリ管理のためのものである。
２ｂは資源管理アダプタであり、ディスクキャッシュ装
置の資源の管理のためのものであり、各モジュール、ア
ダプタの接続制御等を行うもの、４ａ、４ｂはチャネル
アダプタであり、上位の８ＭＣチャネルと接続され、上
位のチャネルとの間のインターフェイス制御を行うもの
、５ａ、５ｂはデバイスアダプタであり、下位のディス
クデバイス（外部記憶装置）６と接続され、下位のディ
スクデバイスとの間のインターフェイス制御を行うもの
である。
７はメインテナンスモジュールであり、湿作パネル等を
備え、保守のために設けられるものであり、後述する如
く不揮発性メモリアレー１からのバッテリエラー信号Ｂ
ＥＲＲ、バッテリチャージ信号ＢＣＲＧを中断し、サー
ビスアダプタ２ａへ通知する役目も果たすもの、８ａ、
８ｂは共通バスであり、各モジュール３ａ、３、アダプ
タ２ａ。
２ｂ、３ａ、４ａ、４ｂ、５ａ、５ｂを接続するもので
ある。
このディスクキャッシュ装置は、チャネルとデバイス６
間のデータ転送をキャッシュ３を用いて又は用いないで
制御するファイルコントローラである。
キャッシュメモリ３は、１６メガバイトの不揮発性メモ
リアレー１と、各々２５６メガバイトのＤＲＡＭアレー
３０．３ｄで構成されており、ＤＲＡＭ３ｃ、３ｄには
、ディスクデバイス６のデータの内、上位の参照頻度の
高いデータが格納される。
不揮発性メモリアレー１は、第５図に示すように、４枚
の不揮発性メモリカードｌ　ａ−１ｄと、バッテリ１２
と、各不揮発性メモリカード１ａ〜ｌｄのバッテリエラ
ー信号ＢＥＲＲのオアをとるオアゲートＧＴ２と、各不
揮発性メモリカード１ａ　％　１　ｄのバッテリチャー
ジ信号ＢＣＲＧのオアをとるオアゲートＧＴＩと、ライ
トスルーモード信号ＷＴＭと各ゲートＧＴＩ、ＧＴ２の
信号ＢＣＲＧ、ＢＥＲＲとのオアをとって反転し、ライ
トバックイネーブル信号を発生するＮＯＲゲートＧＴｓ
七を有している。
各不揮発性メモリカード１ａ〜１ｄは、第６図に示すよ
うに、ＳＲＡＭで構成されたメモリ１０と、電源供給部
１１と、充電回路１６と、リレーＲＬ２と、第１、第２
の電圧チェック回路１３．１４と、信号出力回路１７を
有する。
信号出力回路１７は、バッテリチェックタイミング信号
ＢＣＫＴで電圧チェック回路１３．１４のバッテリエラ
ー信号ＢＥＲＲ、バッテリチャージ信号ＢＣＲＧをゲー
トする一対のアンドゲート回路Ｇ１、Ｇ２と、バッテリ
チャージ信号ＢＣＲＧとバッテリエラー信号ＢＥＲＲが
セットされる一対のフリップフロップ１７ａ、１７ｂと
、タイミング信号ＢＣＫＴを反転するインバータ［Ｖと
、インバータＩＶの出力でフリップフロップ１７ａの出
力をゲー４・するアントゲ−トＧ３と、アンドゲートＧ
３の出力とアンドゲートＧｌの出力とのオアをとり、フ
リップフロップ１７ａをセットするオアゲートＧ４と、
アンドゲートＧ２とフリップフロップ１７ｂの出力との
オアをとり、フリップフロップ１７ｂをセットするオア
ゲートＧ５と、リセット信号ＲＥＳＥＴとライトスルー
モード信号ＷＴＭとのオアをとり、フリップフロップ１
７ａ、１７ｂをリセットするためのオアゲートＧ６とを
存している。
尚、ＩＮＶはインバータであり、バクテリチェック信号
ＢＣＫを反転してリレーＲＬ２を駆動するもの、Ｔｒは
トランジスタであり、電源電圧■ｃｃが４．２Ｖ以下と
なるとオフするものである。
（Ｃ）　　他の実施例の動作の説明 第７図は本発明の他の実施例処理フロー図、第８図は本
発明の他の実施例動作説明図である。
第４図のディスクキャンシュシステムでは、不ｒＩ＋を
発性メモリｌをキャッシュメモリ３の一部に用いたもの
であり、キャッシュメモリ３を用いないチャネルとデバ
イスとのデータ転送は次のように行われる。
ライト（ライトスルーという）では、ＢＭＣチャネルネ
ル中ネルアダプタ４ａ（４ｂ）→デバイスアダプタ５ａ
（５ｂ）→ディスクデバイス６となり、リード（ＲＥＡ
Ｄ）では、ディスクデバイス６→デバイスアダプタ５ａ
（５ｂ）→チャネルアダプタ４ａ（４ｂ）→ｆ３Ｍｃチ
ャネルとなる。
次に、キャッシュメモリ３を用いた場合には、キャッシ
ュメモリ３にディスクデバイス６のデータの内、−ヒ位
の参照頻度の高いデータが格納される。
従って、キャッシュメモリ３を用いたデータ転送では、
ライトでは、ＢＭＣチャネルネル中ネルアダプタ４ａ（
４ｂ）→デバイスアダプタ５ａ（５ｂ）→ディスクデバ
イス６のルートでライトされるとともに、キャッシュメ
モリ３にもライトされる。
又、リードでは、キャッシュメモリ３に要求データがあ
れば、キャッシュメモリ３からデータをリードし、チャ
ネルアダプタ４ａ（４ｂ）から８ＭＣチャネルへ送られ
る。
ここで、ライトバック（ＷＲＩＴＥ　　ＢＡＣＫ）が指
示された場合には、ライトデータは、先ずキャッシュメ
モリ３の不揮発性メモリ１にライトされ、同時に揮発性
メモリ３ｃ、３ｄにもライトされる。
この時点で、チャネルアダプタ’１ａ（４ｂ）は、８Ｍ
Ｃチャネルに対して’ＤＥＶＩＣＥ　　ＥＮＤ゛を報告
し、転送を終了する。
その後、不揮発性メモリｌからデバイスアダブ９５ａ　
（５ｂ）経由でディスクデバイス６ヘライトする。
これによって、ライトに関し、チャネル、デバイス間の
処理効率が上がる。
この不揮発性メモリ１ヘライトした時点で、チャネルへ
転送終了を報告するということは、その後のデバイス６
へのライトは必ず行わなければならないことである。
従って、不揮発性メモリｌの内容は、電源故障時でも保
持され、一定期間内で故障が直った場合に、不揮発性メ
モリ１からデバイス６ヘデータが　　□ライトできる必
要がある。そして、これらの機能が安全に動作しない可
能性がある場合は、“Ｗ＋’？ＩＴＥ　　ＢＡＣＫ”を
用いないようにして、データの安全性を保証しなければ
ならない。
次に、第７図、第８図を用いて動作を説明する。
先ず、バッテリチェックは、リセット解除後と、１時間
に１回約０．４５秒間行う８ その時のバッテリの状況は、メインテナンスモジュール
７を介しサービスアダプタ２ａに出力され、サービスア
ダプタ２ａに記憶され、キャッシュ制御モジュール３ａ
に通知される。
チャネルアダプタ４ａ（４ｂ）又はデバイスアダプタ５
ａ（５ｂ）がキャッシュオペレーションを実行する際、
資源管理アダプタ２ｂがキャッシュ制御用モジュール３
ａよりバッテリの状況等を得ることによりライトバック
モードにするかライトスルーモードとするかを決定する
。
■　先ず、オペレーションパネル（メインテナンスモジ
ュール７内）よりリセット指示（ＲｅｓｅｔＯ「「）及
びライトスルーモードスイッチのオフがある。
即ち、ライトバック指示とリセット指示があると、サー
ビスアダプタ２ａは、不揮発性メモリアレー１のタイマ
１６を起動し、０．４５秒間バッテリチェック信号ＢＣ
Ｋを“ハイ”レベルとし、第６図の回路により、第２図
で説明した方法でバッテリチェックが行われる。
■　バッテリチェックによるバッテリエラー信号ＢＥＲ
Ｒ、バンチリチャージ信号ＢＣＲＧは、サービスアダプ
タ２ａからのタイミング信号ＢＣＫＴに同期して出力回
路１７のフリップフロップ１７ａ、１７ｂにセットされ
、オアゲートＧＴＩ、ＧＴ２　（第５図）を介しメイン
テナンスモジュール７を介し、ＮＯＲゲートＧＴ３の信
号（ライトバンクイネーブル）とともにサービスアダプ
タ２ａに通知される。
サービスアダプタ２ａは、これをキャッシュ制御モジュ
ール３ａに通知する。
キャッシュ制御モジュール３ａでは、バッテリエラー信
号ＢＥＥＲが存効か否かによって、バッテリ容量が２０
％未満かを調べ、２０％未満なら、ライトスルー（Ｗｒ
ｉｔｅ　Ｔｈｒｏｕｇｈ）モードをオンし、システムか
らキャッシュメモリ３を切り離す。
そして、サービスアダプタ２ａを介し、メインテナンス
モジュール７の繰作パネルにＥＲＲＯＲ”を表示せしめ
る。
又、資源管理アダプタ２ｂにライトスルーモードを通知
する。
この状態はバッテリが装備されていないか、バッテリ異
常（Ｅｓ＋ｐＬｙを含む）である。
この場合、表示又はファームウェアからの通知により、
オペレータが状態を認識できる。オペレータは、異常バ
フテリを正常なものと交換し、ライトモードスイッチを
０「「→ｏｎ→ｏｆｆとすることにより、バッテリチェ
ック回路（フリップフロップ１７ａ、１７ｂ）を、クリ
ヤーし初期状態にもどすことができる。
■　スイッチ■で、バッテリエラー信号ＢＥＥＲが有効
でないなら、バッテリチャージ信号ＢＣＲＧが有効か否
かによって、バッテリ容量が８０％未満かを調べる。
バッテリチャージ信号ＢＣＲＧが有効でなければ、バッ
テリ容量は８０％以上のため、ライトスルーモードフラ
グをオフし、ライトバック可とする。
そして、操作パネルの“ＣＨＡＲＧ　Ｉ　ＮＧ″（充電
中）表示をオフとし、タイマ１６を起動する。
■　逆に、バッテリチャージ信号ＢＣＲＧが有効である
と、ライトスルーモードフラグをオンとし、ライトスル
ーモードとなり、キャッシュメモリ３をシステムから切
離し、操作パネルの“ＣＨＡＲＧＩＮＧ”表示をオンと
し、タイマ１６を起動する。
この時、不揮発性メモリ１にデータがある場合には、緊
２．ライトバック処理を実行して、不揮発性メモリｌの
ユーザデータをディスクデバイス６ヘライトする。
■　タイマ１６が１時間計時終了すると、ステップ■と
同様バッテリチェックが行われ、ステップ■に戻る。
このようにして、Ｗｒｉｔｅ　Ｂａｃｋモードにより不
揮発性メモリ■上にデータが有る場合、バッテリエラー
、又はパフテリチャージングによるＩｎｔ、ｅｒｒｕｐ
ｔが発生すると緊急Ｗｒｉｔｅ　ＢａｃｋによりＮＶＴ
ＢＡ上のユーザ・データをディスク上へ−ｒｉｔｅする
。
バッテリエラーが発生するとＷｒｉｔｅ　Ｔｈｒｏｕｇ
ｈモードとなり、エラー修正後は、オペレーショナルパ
ネル上の繰作により、Ｗｒｉｔｅ　Ｂａｃｋモードの指
示が可能となる。
バッテリチャージングが発生するとＷｒｉｔｅ　Ｔｈｒ
。
ｕｇｈモードとなり、バッテリチャージングがｏｆｆす
ると自動的にＷｒｉｔｅ　Ｂａｃｋ可能となる。本機能
により、装置Ｐｏｗｅｒ　Ｏｎ時バッテリの充電量が少
ない状態で後に充分充電される場合、人手を介すること
なく効率的かつ安全にキャッシュを用いられる。
又、バッテリチェックは、イニシャル時と１時間毎に行
われる。
そして、第５図のメモリカード１ａ〜１ｄ毎に行ってい
るため、１つの電圧チェック回路が故障しても、確実に
バッテリチェックができる。
（ｄｌ　　別の実施例の説明 第４図の実施例では、システムとしてディスクキャッシ
ュシステムを例に説明したが、他のシステムであっても
よく、この場合、バッテリエラー信号とバッテリチャー
ジ信号の有効でメモリをシステムから切り離し、バッテ
リエラーならエラー通知をして、バッテリの点検を促し
、バッテリチャージなら、チャージ中を通知し、チャー
ジ完了までメモリの使用を待たせるようにすればよい。
又、メモリをスタティックＲＡＭで説明したが、他の周
知のバッテリバックアップによって不揮発化できるメモ
リを用いることができる。
更に、バッテリの電圧チェック回路を２ケのみならず３
ヶ以上設けてもよい。
以上本発明を一実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
〔発明の効果〕
以上説明した様に、本発明によれば、バッテリの電圧チ
ェック回路を複数設けているので、バッテリの劣化又は
取付はミスか充電不足かを検出することができるという
効果を奏し、それに対する処置を指示でき、メモリの安
全な使用を保証できる。
又、複数の電圧チェック回路の検出出力で制御部２がメ
モリの使用を制御するので、メモリの使用がバッテリの
状態によって自動決定できるという効果を奏し、人手を
介さずに、メモリの使用制御が可能となり、システムの
動作を中断することがない。
更に、パフテリチェック結果によって、データ転送をメ
モリを介するものと介さないものに制御しているので、
メモリを安全な状態でのみ使用するデータ転送が可能と
なるという効果も奏する。
【図面の簡単な説明】
第１図は本発明の原理図、 第２図は本発明の一実施例構成図、 第３図は本発明の一実施例動作説明図、第４図は本発明
の他の実施例全体構成図、第５図は第４図構成の不揮発
性メモリアレーの構成図、 第６図は第５図構成の不揮発性メモリの構成図、第７図
は本発明の他の実施例処理フロー図、第８図は本発明の
他の実施例動作説明図である。 図中、■−不揮発性メモリアレー、 ２−制御部、 １０−　メモリ、 １１−電源供給部、 １２−　バッテリ、 １３．１４−電圧チェック回路。

Claims (3)

    【特許請求の範囲】
  1. （１）メモリ（１０）と、 該メモリ（１０）の電源供給部（１１）と、該電源供給
    部（１１）により充電され、電源断時に該メモリ（１０
    ）に電力を供給するバッテリ（１２）とを有するメモリ
    のデータ保護方式において、 該バッテリ（１２）の電圧と第１の電圧とを比較し、バ
    ッテリエラー信号を発生する第１の電圧チェック回路（
    １３）と、 該バッテリ（１２）の電圧と第２の電圧とを比較し、充
    電中信号を発生する第２の電圧チェック回路（１４）と
    を設けたことを 特徴とするメモリのデータ保護方式。
  2. （２）システム内に設けられ、電源供給部（１１）から
    電力を受けるメモリ（１０）と、該電源供給部（１１）
    により充電され、電源断時に該メモリ（１０）に電力を
    供給するバッテリ（１２）とを有するメモリのデータ保
    護方式において、 該バッテリ（１２）の電圧と第１の電圧とを比較し、バ
    ッテリエラー信号を発生する第１の電圧チェック回路（
    １３）と、 該バッテリ（１２）の電圧と第２の電圧とを比較し、充
    電中信号を発生する第２の電圧チェック回路（１４）と
    、 該バッテリエラー信号と充電中信号とに基づいて該メモ
    リ（１０）をシステムから切離す制御部（２）とを有し
    、 該制御部（２）はバッテリエラー信号に応じて、バッテ
    リエラーを通知するようにしたことを特徴とするメモリ
    のデータ保護方式。
  3. （３）電源供給部（１１）から電力を受け、転送データ
    を格納するメモリ（１０）と、 該電源供給部（１１）により充電され、電源断時に該メ
    モリ（１０）に電力を供給するバッテリ（１２）と、 該メモリ（１０）に転送データを格納後、外部記憶装置
    （６）に該メモリ（１０）の転送データを転送するライ
    トバックモードと、該転送データを該メモリ（１０）を
    介さず該外部記憶装置（６）に転送するライトスルーモ
    ードとを選択的に実行する制御部（２）とを有するシス
    テムにおいて、 該バッテリ（１０）の電圧と第１の電圧とを比較し、バ
    ッテリエラー信号を発生する第１の電圧チェック回路（
    １３）と、 該バッテリ（１０）の電圧と第２の電圧とを比較し、充
    電中信号を発生する第２の電圧チェック回路（１４）と
    を設けるとともに、 該制御部（２）は、該バッテリエラー信号と該充電中信
    号に基づいて、該メモリ（１０）を切離して、ライトス
    ルーモードを実行するように構成され、 且つ該バッテリエラー信号に応じて、バッテリエラーを
    通知するようにしたことを 特徴とするメモリのデータ保護方式。
JP63118963A 1988-05-16 1988-05-16 メモリのデ―タ保護方式 Expired - Fee Related JP2533612B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63118963A JP2533612B2 (ja) 1988-05-16 1988-05-16 メモリのデ―タ保護方式
CA000598645A CA1319435C (en) 1988-05-16 1989-05-03 Data protection system in a data processing system
AU34085/89A AU606278B2 (en) 1988-05-16 1989-05-08 A data protection system
DE68927941T DE68927941T2 (de) 1988-05-16 1989-05-09 Datenschutzsystem in einem Datenverarbeitungssystem
EP89304682A EP0342846B1 (en) 1988-05-16 1989-05-09 Data protection system in a data processing system
US07/349,310 US5007027A (en) 1988-05-16 1989-05-09 Data protection system in a data processing system
KR1019890006497A KR920007378B1 (ko) 1988-05-16 1989-05-16 데이타 처리 시스템내의 데이타 보호시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63118963A JP2533612B2 (ja) 1988-05-16 1988-05-16 メモリのデ―タ保護方式

Publications (2)

Publication Number Publication Date
JPH01288948A true JPH01288948A (ja) 1989-11-21
JP2533612B2 JP2533612B2 (ja) 1996-09-11

Family

ID=14749611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63118963A Expired - Fee Related JP2533612B2 (ja) 1988-05-16 1988-05-16 メモリのデ―タ保護方式

Country Status (7)

Country Link
US (1) US5007027A (ja)
EP (1) EP0342846B1 (ja)
JP (1) JP2533612B2 (ja)
KR (1) KR920007378B1 (ja)
AU (1) AU606278B2 (ja)
CA (1) CA1319435C (ja)
DE (1) DE68927941T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03182921A (ja) * 1989-12-11 1991-08-08 Sharp Corp 電子装置
JPH07160373A (ja) * 1993-12-13 1995-06-23 Mitsubishi Electric Corp 電源バックアップ装置
JP2007293440A (ja) * 2006-04-21 2007-11-08 Toshiba Corp 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
US8095576B2 (en) 2006-11-06 2012-01-10 Panasonic Corporation Recording device
JP2013198958A (ja) * 2012-03-26 2013-10-03 Daihen Corp ロボット制御装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193162A (en) * 1989-11-06 1993-03-09 Unisys Corporation Cache memory with data compaction for use in the audit trail of a data processing system having record locking capabilities
US5151907A (en) * 1990-02-20 1992-09-29 Robbins Walter A Auxiliary power supply for continuation of computer system operation during commercial AC power failure
US5345422A (en) * 1990-07-31 1994-09-06 Texas Instruments Incorporated Power up detection circuit
US5341493A (en) * 1990-09-21 1994-08-23 Emc Corporation Disk storage system with write preservation during power failure
JPH04178114A (ja) * 1990-11-09 1992-06-25 Canon Inc 電子機器
JPH04268990A (ja) * 1991-02-25 1992-09-24 Fuji Photo Film Co Ltd メモリカード
GB2261753B (en) * 1991-11-19 1995-07-12 Intel Corp Multi-mode microprocessor with electrical pin for selective re-initialization of processor state
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US6052789A (en) * 1994-03-02 2000-04-18 Packard Bell Nec, Inc. Power management architecture for a reconfigurable write-back cache
US5532676A (en) * 1994-04-29 1996-07-02 Mitel, Inc. Battery switch for ram backup
JP3231561B2 (ja) * 1994-09-22 2001-11-26 日本電気株式会社 バックアップメモリ制御方式
US5604708A (en) * 1995-01-25 1997-02-18 Dell Usa L.P. Fail-safe system for preserving a backup battery
JP3477689B2 (ja) * 1995-12-07 2003-12-10 株式会社日立製作所 磁気ディスク制御装置
US5734814A (en) * 1996-04-15 1998-03-31 Sun Microsystems, Inc. Host-based RAID-5 and NV-RAM integration
US5768208A (en) * 1996-06-18 1998-06-16 Microchip Technology Incorporated Fail safe non-volatile memory programming system and method therefor
US5784629A (en) * 1996-09-24 1998-07-21 Apple Computer, Inc. System and method for conserving power within a backup battery device
US5973734A (en) 1997-07-09 1999-10-26 Flashpoint Technology, Inc. Method and apparatus for correcting aspect ratio in a camera graphical user interface
JP4231572B2 (ja) * 1998-07-07 2009-03-04 沖電気工業株式会社 電圧監視回路及びそれを内蔵したメモリカード
FR2785693B1 (fr) * 1998-11-06 2000-12-15 Bull Sa Dispositif et procede de cache disque securise en ecriture pour disques durs de sous-systeme a memoire de masse
US6317141B1 (en) 1998-12-31 2001-11-13 Flashpoint Technology, Inc. Method and apparatus for editing heterogeneous media objects in a digital imaging device
CN100343786C (zh) * 2000-12-26 2007-10-17 神基科技股份有限公司 电源监控保护方法
US6580650B2 (en) 2001-03-16 2003-06-17 International Business Machines Corporation DRAM word line voltage control to insure full cell writeback level
KR20020062262A (ko) * 2002-07-02 2002-07-25 (주)한창트랜스 무정전전원공급장치
JP2005115771A (ja) * 2003-10-09 2005-04-28 Hitachi Ltd ディスクアレイ装置
US7436151B2 (en) * 2004-12-23 2008-10-14 Dell Products L.P. Systems and methods for detecting charge switching element failure in a battery system
US7518341B2 (en) * 2004-12-23 2009-04-14 Dell Product L.P. Method for verifying smart battery failures by measuring input charging voltage and associated systems
US9224145B1 (en) 2006-08-30 2015-12-29 Qurio Holdings, Inc. Venue based digital rights using capture device with digital watermarking capability
JP2009152703A (ja) * 2007-12-19 2009-07-09 Konica Minolta Business Technologies Inc 画像処理装置
CN101620878A (zh) * 2008-07-03 2010-01-06 鸿富锦精密工业（深圳）有限公司 存储系统
JP5514364B2 (ja) 2010-08-27 2014-06-04 株式会社日立製作所 記憶制御装置及び記憶制御装置の動作モード制御方法
DE102011052533B4 (de) * 2011-08-09 2015-02-26 Esw Gmbh Schaltungsanordnung zum Schutz von Speicherinhalten
US8707096B2 (en) * 2011-10-12 2014-04-22 Hitachi, Ltd. Storage system, data backup method, and system restarting method of a storage system incorporating volatile and nonvolatile memory devices
US10025711B2 (en) * 2012-01-16 2018-07-17 Qualcomm Incorporated Hybrid write-through/write-back cache policy managers, and related systems and methods
IL236627A0 (en) * 2015-01-11 2015-04-30 Storone Ltd Method and system for controlling volatile memory
JP6536160B2 (ja) * 2015-04-30 2019-07-03 富士通株式会社 ストレージシステム、制御装置および制御プログラム
JP6348099B2 (ja) * 2015-12-02 2018-06-27 ファナック株式会社 同期運転教示データ作成時の確認手段を備える制御装置
CN108711440B (zh) * 2018-08-02 2024-04-30 珠海格力电器股份有限公司 写保护电路和写保护方法、写保护装置及电器设备
US11659058B2 (en) 2019-06-28 2023-05-23 Amazon Technologies, Inc. Provider network connectivity management for provider network substrate extensions
US11044118B1 (en) * 2019-06-28 2021-06-22 Amazon Technologies, Inc. Data caching in provider network substrate extensions
CN120493317A (zh) * 2025-05-06 2025-08-15 深圳市龙勤信息技术有限公司 一种掉电保护模块及实现方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610871U (ja) * 1979-07-04 1981-01-29
JPS58146099A (ja) * 1982-02-24 1983-08-31 Hitachi Ltd メモリ保護装置
JPS635539U (ja) * 1986-06-25 1988-01-14

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103722A (en) * 1980-01-19 1981-08-19 Tokico Ltd Failure detector of battery for memory in console device
US4506323A (en) * 1982-03-03 1985-03-19 Sperry Corporation Cache/disk file status indicator with data protection feature
US4547629A (en) * 1984-02-06 1985-10-15 Comdial Technology Corporation Energy management circuit
US4654778A (en) * 1984-06-27 1987-03-31 International Business Machines Corporation Direct parallel path for storage accesses unloading common system path
JPS61147357A (ja) * 1984-12-21 1986-07-05 Casio Comput Co Ltd デ−タ処理装置
US4777626A (en) * 1984-12-22 1988-10-11 Tokyo Electric Co., Ltd. Memory device having backup power supply
JPS628212A (ja) * 1985-07-04 1987-01-16 Nec Corp バツテリ−電圧検出回路
US4707618A (en) * 1986-06-02 1987-11-17 Haas Richard M Switch protection mechanism

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610871U (ja) * 1979-07-04 1981-01-29
JPS58146099A (ja) * 1982-02-24 1983-08-31 Hitachi Ltd メモリ保護装置
JPS635539U (ja) * 1986-06-25 1988-01-14

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03182921A (ja) * 1989-12-11 1991-08-08 Sharp Corp 電子装置
JPH07160373A (ja) * 1993-12-13 1995-06-23 Mitsubishi Electric Corp 電源バックアップ装置
JP2007293440A (ja) * 2006-04-21 2007-11-08 Toshiba Corp 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
US8095576B2 (en) 2006-11-06 2012-01-10 Panasonic Corporation Recording device
JP5296548B2 (ja) * 2006-11-06 2013-09-25 パナソニック株式会社 記録装置
JP2013198958A (ja) * 2012-03-26 2013-10-03 Daihen Corp ロボット制御装置

Also Published As

Publication number Publication date
AU606278B2 (en) 1991-01-31
EP0342846B1 (en) 1997-04-09
AU3408589A (en) 1989-12-14
JP2533612B2 (ja) 1996-09-11
EP0342846A2 (en) 1989-11-23
EP0342846A3 (en) 1990-08-22
DE68927941T2 (de) 1997-08-14
US5007027A (en) 1991-04-09
DE68927941D1 (de) 1997-05-15
KR920007378B1 (ko) 1992-08-31
KR900019306A (ko) 1990-12-24
CA1319435C (en) 1993-06-22

Similar Documents

Publication Publication Date Title
JPH01288948A (ja) メモリのデータ保護方式
JP3477689B2 (ja) 磁気ディスク制御装置
US4351023A (en) Process control system with improved system security features
US8707096B2 (en) Storage system, data backup method, and system restarting method of a storage system incorporating volatile and nonvolatile memory devices
US6993680B2 (en) Backup power supply device for a storage device
US8868957B2 (en) Auxiliary power supply, a method of providing power to a data storage system and a back-up power supply charging circuit
US6336174B1 (en) Hardware assisted memory backup system and method
US5798961A (en) Non-volatile memory module
US7908504B2 (en) Smart batteryless backup device and method therefor
US5283905A (en) Power supply for computer system manager
US4506323A (en) Cache/disk file status indicator with data protection feature
EP2093673A1 (en) A system and method with multi-level buffer
CN102289414A (zh) 内存数据保护装置及方法
CN115273922A (zh) 一种国产双控磁盘阵列异常掉电保护装置
WO2010041345A1 (en) Storage system and data management method
JP2002529853A (ja) 大容量メモリを備えたサブシステムのハードディスクのために書き込みを保護したディスクキャッシュ装置と方法
JPH09330277A (ja) ディスクキャッシュシステムにおける停電処理方式及び停電処理方法
CN107797946B (zh) 一种车载存储装置
JP3124201B2 (ja) 入出力制御装置
JP4474614B2 (ja) 多重化システム
CN109471758A (zh) 存储数据掉电保护方法及系统
JPH08220198A (ja) 電池バックアップメモリユニットおよびバックアップ機能試験方法
JP2008217811A (ja) 不揮発メモリを使用したディスク制御装置
JP2007058873A (ja) 不揮発メモリを使用したディスク制御装置
JP2005149451A (ja) 半導体ディスク装置およびディスク装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees