JPH08220198A - 電池バックアップメモリユニットおよびバックアップ機能試験方法 - Google Patents
電池バックアップメモリユニットおよびバックアップ機能試験方法Info
- Publication number
- JPH08220198A JPH08220198A JP7024006A JP2400695A JPH08220198A JP H08220198 A JPH08220198 A JP H08220198A JP 7024006 A JP7024006 A JP 7024006A JP 2400695 A JP2400695 A JP 2400695A JP H08220198 A JPH08220198 A JP H08220198A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- backup
- check
- read
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 196
- 230000006870 function Effects 0.000 title claims abstract description 49
- 238000012360 testing method Methods 0.000 title claims abstract description 41
- 238000010998 test method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 メモリの使用を中断することなくバックアッ
プ機能を確認することが可能な電池バックアップメモリ
ユニットとバックアップ機能試験方法を提供する。 【構成】 外部アクセスの指令により、メモリアクセス
調停回路１４の調停を受け、メモリ回路に接続して必要
な信号の授受を行うインタフェース制御回路１１と、
自律的にメモリチェック動作を起動し、電源供給制御回
路１３に指令してメモリチェックの対象とするメモリの
外部電源を一定時間遮断し、復帰後対象メモリのリード
データを受信して内容をチェックし、非対象メモリのリ
ードデータを対象メモリにコピーするメモリ制御回路１
２と、主電源回路を開閉する電源供給制御回路１３とイ
ンタフェース制御回路１１とメモリ制御回路１２の指令
の実行を整理調停するメモリアクセス調停回路１４と、
２系統のメモリ回路１５、１６と、メモリバス１７と、
バックアップ電源１８と１９から構成される。
プ機能を確認することが可能な電池バックアップメモリ
ユニットとバックアップ機能試験方法を提供する。 【構成】 外部アクセスの指令により、メモリアクセス
調停回路１４の調停を受け、メモリ回路に接続して必要
な信号の授受を行うインタフェース制御回路１１と、
自律的にメモリチェック動作を起動し、電源供給制御回
路１３に指令してメモリチェックの対象とするメモリの
外部電源を一定時間遮断し、復帰後対象メモリのリード
データを受信して内容をチェックし、非対象メモリのリ
ードデータを対象メモリにコピーするメモリ制御回路１
２と、主電源回路を開閉する電源供給制御回路１３とイ
ンタフェース制御回路１１とメモリ制御回路１２の指令
の実行を整理調停するメモリアクセス調停回路１４と、
２系統のメモリ回路１５、１６と、メモリバス１７と、
バックアップ電源１８と１９から構成される。
Description
【０００１】
【産業上の利用分野】本発明は、メモリを電池によりバ
ックアップすることにより、主電源が遮断しても記憶内
容を保持させる電池バックアップメモリユニットとその
バックアップ機能試験方法に関する。
ックアップすることにより、主電源が遮断しても記憶内
容を保持させる電池バックアップメモリユニットとその
バックアップ機能試験方法に関する。
【０００２】
【従来の技術】従来用いられていたこの種の電池バック
アップメモリユニットとしては、一般に図３のブロック
構成図に示す構成のものが採用されている。すなわち、
電池バックアップメモリユニットは、バックアップ電源
３３を持つメモリ回路３２と、外部からのメモリアクセ
スをメモリ回路３２に接続するインタフェース制御回路
３１から構成されており、外部からのメモリアクセスは
インタフェース制御回路３１により受け付けられ、メモ
リ回路３２にアクセスされる。
アップメモリユニットとしては、一般に図３のブロック
構成図に示す構成のものが採用されている。すなわち、
電池バックアップメモリユニットは、バックアップ電源
３３を持つメモリ回路３２と、外部からのメモリアクセ
スをメモリ回路３２に接続するインタフェース制御回路
３１から構成されており、外部からのメモリアクセスは
インタフェース制御回路３１により受け付けられ、メモ
リ回路３２にアクセスされる。
【０００３】メモリ回路３２は、通常は外部回路の主電
源から給電されているが、停電時やメモリユニットが外
部回路から切り離されたときは自動的にバックアップ電
源に切替わってバックアップ電源の電池から給電され、
メモリの記憶の消滅を防止する。
源から給電されているが、停電時やメモリユニットが外
部回路から切り離されたときは自動的にバックアップ電
源に切替わってバックアップ電源の電池から給電され、
メモリの記憶の消滅を防止する。
【０００４】通常バックアップ電源３３のバックアップ
機能試験手段は設けられていない。
機能試験手段は設けられていない。
【０００５】バックアップ機能試験手段を設けた例とし
ては特開平４−２５７９０８号公報で開示されたメモリ
ユニットのリード・ライト装置がある。上記公報で開示
された発明は、メモリとバックアップ電源が同一のパッ
ケージに実装されたメモリユニットに対し、電源の供給
をオン／オフする手段を設け、特定のアドレスに特定の
データを書込んだ後、電源の供給を一定時間オフした
後、再度オンして前記特定アドレスのデータを読み出し
てそのデータを確認することによってバックアップ機能
をチェックしている。
ては特開平４−２５７９０８号公報で開示されたメモリ
ユニットのリード・ライト装置がある。上記公報で開示
された発明は、メモリとバックアップ電源が同一のパッ
ケージに実装されたメモリユニットに対し、電源の供給
をオン／オフする手段を設け、特定のアドレスに特定の
データを書込んだ後、電源の供給を一定時間オフした
後、再度オンして前記特定アドレスのデータを読み出し
てそのデータを確認することによってバックアップ機能
をチェックしている。
【０００６】
【発明が解決しようとする課題】バックアップ電源は一
般に、停電や誤操作などの万一の事態に備えて設けられ
ているが長時間起動されないことが多く、その間に障害
が潜在して非常の際にバックアップ機能が働かず、重要
な記憶内容を消滅させる可能性が有るので、バックアッ
プ機能のチェックが行われていないことは問題である。
般に、停電や誤操作などの万一の事態に備えて設けられ
ているが長時間起動されないことが多く、その間に障害
が潜在して非常の際にバックアップ機能が働かず、重要
な記憶内容を消滅させる可能性が有るので、バックアッ
プ機能のチェックが行われていないことは問題である。
【０００７】この問題を解決する手段の一つとして上述
の特開平４−２５７９０８号公報で開示されたバックア
ップ機能試験方法が有るが、この方法では機能試験を行
うために電源の供給を一定時間遮断する必要が有り、そ
の間メモリの使用を中断しなければならないという問題
点がある。
の特開平４−２５７９０８号公報で開示されたバックア
ップ機能試験方法が有るが、この方法では機能試験を行
うために電源の供給を一定時間遮断する必要が有り、そ
の間メモリの使用を中断しなければならないという問題
点がある。
【０００８】長時間連続運転するようなシステムでは、
バックアップ機能チェックのためにメモリの使用を中断
することは事実上不可能である。半面、長時間連続運転
するシステム程バックアップ電源の起動間隔が極端に長
くなり、障害が潜在する確率が高まるのでバックアップ
機能をチェックする必要性が高いという矛盾がある。本
発明の目的は、以上のような欠点を克服し、メモリの使
用を中断することなくバックアップ機能を確認すること
が可能な電池バックアップメモリユニットとバックアッ
プ機能試験方法を提供することにある。
バックアップ機能チェックのためにメモリの使用を中断
することは事実上不可能である。半面、長時間連続運転
するシステム程バックアップ電源の起動間隔が極端に長
くなり、障害が潜在する確率が高まるのでバックアップ
機能をチェックする必要性が高いという矛盾がある。本
発明の目的は、以上のような欠点を克服し、メモリの使
用を中断することなくバックアップ機能を確認すること
が可能な電池バックアップメモリユニットとバックアッ
プ機能試験方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の電池バックアッ
プメモリユニットは、バックアップ電源を持つメモリ
と、外部からのメモリアクセスを前記メモリに接続する
インタフェース制御手段を有する電池バックアップメモ
リユニットにおいて、メモリが２系統となってそれぞれ
がバックアップ電源を持ち、２系統となったメモリのそ
れぞれに供給される主電源の供給を個々に制御するため
の電源制御手段と、メモリのバックアップ機能をチェッ
クするメモリチェッック手段と、２系統のメモリに対す
る外部からのアクセスに応じて行われる読み出し書込み
動作と、メモリチェック手段によるチェック機能とコピ
ー機能のために要求される読み出し書込み動作との調停
を行うための調停手段とを有し、メモリチェック手段
は、あらかじめ設定された条件に従ってメモリのバック
アップ機能試験動作を起動し、２系統のメモリのうち、
試験対象とする１系統のメモリの主電源を電源制御手段
を介して所定の時間遮断し、電源復帰後に試験対象メモ
リのリードデータを読み込んでバックアップ機能をチェ
ックし、チェック後に試験期間中外部からのメモリアク
セスに継続的に対応を続けていた非試験対象メモリのリ
ードデータを読み込んで試験対象のメモリにメモリコピ
ーし、次に他の１系統のメモリに対しても同様の作業を
行って２系統のメモリのバックアップ機能のチェックを
行う機能を有する。
プメモリユニットは、バックアップ電源を持つメモリ
と、外部からのメモリアクセスを前記メモリに接続する
インタフェース制御手段を有する電池バックアップメモ
リユニットにおいて、メモリが２系統となってそれぞれ
がバックアップ電源を持ち、２系統となったメモリのそ
れぞれに供給される主電源の供給を個々に制御するため
の電源制御手段と、メモリのバックアップ機能をチェッ
クするメモリチェッック手段と、２系統のメモリに対す
る外部からのアクセスに応じて行われる読み出し書込み
動作と、メモリチェック手段によるチェック機能とコピ
ー機能のために要求される読み出し書込み動作との調停
を行うための調停手段とを有し、メモリチェック手段
は、あらかじめ設定された条件に従ってメモリのバック
アップ機能試験動作を起動し、２系統のメモリのうち、
試験対象とする１系統のメモリの主電源を電源制御手段
を介して所定の時間遮断し、電源復帰後に試験対象メモ
リのリードデータを読み込んでバックアップ機能をチェ
ックし、チェック後に試験期間中外部からのメモリアク
セスに継続的に対応を続けていた非試験対象メモリのリ
ードデータを読み込んで試験対象のメモリにメモリコピ
ーし、次に他の１系統のメモリに対しても同様の作業を
行って２系統のメモリのバックアップ機能のチェックを
行う機能を有する。
【００１０】また本発明のバックアップ機能試験方法
は、電池によりバックアップされるメモリユニットが２
系統設けられたメモリユニットで行われるバックアップ
機能試験方法であって、２系統のメモリのうち、試験対
象とする１系統のメモリの主電源を所定の時間遮断し、
電源復帰後に試験対象メモリのリードデータをメモリチ
ェック手段に読み込んでバックアップ機能をチェック
し、チェック終了後に試験期間中外部からのメモリアク
セスに継続的に対応を続けていた非試験対象メモリのリ
ードデータを読み込んで試験対象のメモリにメモリコピ
ーし、次に他の１系統のメモリに対しても同様の作業を
行って２系統のメモリのバックアップ機能のチェックを
行う。
は、電池によりバックアップされるメモリユニットが２
系統設けられたメモリユニットで行われるバックアップ
機能試験方法であって、２系統のメモリのうち、試験対
象とする１系統のメモリの主電源を所定の時間遮断し、
電源復帰後に試験対象メモリのリードデータをメモリチ
ェック手段に読み込んでバックアップ機能をチェック
し、チェック終了後に試験期間中外部からのメモリアク
セスに継続的に対応を続けていた非試験対象メモリのリ
ードデータを読み込んで試験対象のメモリにメモリコピ
ーし、次に他の１系統のメモリに対しても同様の作業を
行って２系統のメモリのバックアップ機能のチェックを
行う。
【００１１】
【作用】電池バックアップメモリユニットのバックアッ
プ機能に異常があれば、試験のため主電源が遮断された
時にメモリのデータが失われるので、メモリチェック動
作によって異常が検出される。
プ機能に異常があれば、試験のため主電源が遮断された
時にメモリのデータが失われるので、メモリチェック動
作によって異常が検出される。
【００１２】上記のようなメモリチェックがなされる際
に、一方の系統のメモリの主電源を遮断している時に
も、他の系統のメモリに対しては連続的に電源を供給で
きるので、これによって外部アクセスが可能となり、試
験対象外の他の系統のメモリを使用して読み出し書込み
動作を行うことができる。この時のライトデータはメモ
リコピー動作によって、試験対象外の系統から試験対象
の系統にコピーされる。主電源復帰後のメモリチェック
期間も外部アクセスは可能で、リード動作は試験対象外
の系を使用し、ライト動作は両系統に対して行う。この
際外部アクセスとメモリチェック動作が競合しないよう
調停を行う。
に、一方の系統のメモリの主電源を遮断している時に
も、他の系統のメモリに対しては連続的に電源を供給で
きるので、これによって外部アクセスが可能となり、試
験対象外の他の系統のメモリを使用して読み出し書込み
動作を行うことができる。この時のライトデータはメモ
リコピー動作によって、試験対象外の系統から試験対象
の系統にコピーされる。主電源復帰後のメモリチェック
期間も外部アクセスは可能で、リード動作は試験対象外
の系を使用し、ライト動作は両系統に対して行う。この
際外部アクセスとメモリチェック動作が競合しないよう
調停を行う。
【００１３】以上の作用によって、メモリの使用を中断
することなくバックアップ機能の試験が可能となる。
することなくバックアップ機能の試験が可能となる。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の実施例のブロック構成図であ
り、図２は本発明の実施例のフローチャートである。
説明する。図１は本発明の実施例のブロック構成図であ
り、図２は本発明の実施例のフローチャートである。
【００１５】本発明の電池バックアップメモリユニット
は、インタフェース制御回路１１とメモリ制御回路１２
の指令によって読み出し書込み動作を行うメモリを備え
た＃０系のメモリ回路１５と＃１系のメモリ回路１６お
よびメモリ回路１５、１６のそれぞれをバックアップす
るバックアップ電源１８と１９からなる２系統のバック
アップメモリを備えるもので、外部回路と接続され、外
部アクセスの指令により、メモリアクセス調停回路１４
の調停を受け、メモリバス１７を経由して＃０系メモリ
回路１５あるいは＃１系メモリ回路１６に接続して必要
な信号の授受を行うインタフェース制御回路１１と、あ
らかじめ設定された条件に従って自律的にメモリチェッ
ク動作を起動し、電源供給制御回路１３に指令してメモ
リチェックの対象とする＃０系または＃１系のメモリ回
路１５、１６の外部電源をあらかじめ設定した時間遮断
し、復帰後対象メモリのリードデータをメモリバス１７
を経由して受信して内容をチェックして障害のある場合
は警報を出力し、チェック後非対象メモリのリードデー
タを対象メモリにコピーするメモリ制御回路１２と、外
部からメモリ回路１５、１６の各々に供給される主電源
の供給をメモリ制御回路１２の指令により個々に制御す
る電源供給制御回路１３と、インタフェース制御回路１
１およびメモリ制御回路１２の指令による２系統のメモ
リ回路１５、１６への読み出し書込み動作の実行を整理
調停するメモリアクセス調停回路１４と、インタフェー
ス制御回路１１とメモリ制御回路１２とを２系列のメモ
リ回路１５、１６に接続するメモリバス１７とから構成
されている。
は、インタフェース制御回路１１とメモリ制御回路１２
の指令によって読み出し書込み動作を行うメモリを備え
た＃０系のメモリ回路１５と＃１系のメモリ回路１６お
よびメモリ回路１５、１６のそれぞれをバックアップす
るバックアップ電源１８と１９からなる２系統のバック
アップメモリを備えるもので、外部回路と接続され、外
部アクセスの指令により、メモリアクセス調停回路１４
の調停を受け、メモリバス１７を経由して＃０系メモリ
回路１５あるいは＃１系メモリ回路１６に接続して必要
な信号の授受を行うインタフェース制御回路１１と、あ
らかじめ設定された条件に従って自律的にメモリチェッ
ク動作を起動し、電源供給制御回路１３に指令してメモ
リチェックの対象とする＃０系または＃１系のメモリ回
路１５、１６の外部電源をあらかじめ設定した時間遮断
し、復帰後対象メモリのリードデータをメモリバス１７
を経由して受信して内容をチェックして障害のある場合
は警報を出力し、チェック後非対象メモリのリードデー
タを対象メモリにコピーするメモリ制御回路１２と、外
部からメモリ回路１５、１６の各々に供給される主電源
の供給をメモリ制御回路１２の指令により個々に制御す
る電源供給制御回路１３と、インタフェース制御回路１
１およびメモリ制御回路１２の指令による２系統のメモ
リ回路１５、１６への読み出し書込み動作の実行を整理
調停するメモリアクセス調停回路１４と、インタフェー
ス制御回路１１とメモリ制御回路１２とを２系列のメモ
リ回路１５、１６に接続するメモリバス１７とから構成
されている。
【００１６】次に本発明の電池バックアップメモリユニ
ットの外部アクセスに対する動作を説明する。外部から
のメモリアクセスはインタフェース制御回路１１により
受け付けられる。インタフェース制御回路１１はメモリ
アクセス調停回路１４に対してメモリアクセス要求を送
信する。メモリアクセス調停回路はメモリ制御回路１２
からのメモリアクセス要求との調停を行った後、メモリ
アクセス許可を返送する。
ットの外部アクセスに対する動作を説明する。外部から
のメモリアクセスはインタフェース制御回路１１により
受け付けられる。インタフェース制御回路１１はメモリ
アクセス調停回路１４に対してメモリアクセス要求を送
信する。メモリアクセス調停回路はメモリ制御回路１２
からのメモリアクセス要求との調停を行った後、メモリ
アクセス許可を返送する。
【００１７】インタフェース制御回路１１はこれを受け
てメモリバス１７を介して＃０系のメモリ回路１５およ
び＃１系のメモリ回路１６にアクセスする。このときラ
イト動作であれば両系のメモリ回路が動作するが、リー
ド動作の場合はアクト系のメモリ回路が動作する。この
アクト／スタンバイ指定はメモリ制御回路１２からメモ
リバス１７を介して行われる。
てメモリバス１７を介して＃０系のメモリ回路１５およ
び＃１系のメモリ回路１６にアクセスする。このときラ
イト動作であれば両系のメモリ回路が動作するが、リー
ド動作の場合はアクト系のメモリ回路が動作する。この
アクト／スタンバイ指定はメモリ制御回路１２からメモ
リバス１７を介して行われる。
【００１８】次に本発明のバックアップ機能試験方法の
試験動作を図２に従って説明する。あらかじめ設定され
た条件に従って自律的にメモリ制御回路１２のバックア
ップ機能試験動作が起動し（Ｓ１）、メモリバス１７を
介して試験対象とするメモリ回路を試験中状態（スタン
バイかつ書込禁止）に、非試験対象のメモリ回路をアク
トに設定する（Ｓ２）。
試験動作を図２に従って説明する。あらかじめ設定され
た条件に従って自律的にメモリ制御回路１２のバックア
ップ機能試験動作が起動し（Ｓ１）、メモリバス１７を
介して試験対象とするメモリ回路を試験中状態（スタン
バイかつ書込禁止）に、非試験対象のメモリ回路をアク
トに設定する（Ｓ２）。
【００１９】次に電源供給制御回路１３に指令してメモ
リチェックの対象とする＃０系または＃１系のメモリ回
路１５、１６の外部電源を遮断し、あらかじめ設定した
時間の経過後に電源供給を復帰させる（Ｓ３）。
リチェックの対象とする＃０系または＃１系のメモリ回
路１５、１６の外部電源を遮断し、あらかじめ設定した
時間の経過後に電源供給を復帰させる（Ｓ３）。
【００２０】復帰後試験対象のメモリ回路を運用中状態
（スタンバイかつ書込許可）に設定し、非試験対象のメ
モリ回路はアクトを継続させる（Ｓ４）。
（スタンバイかつ書込許可）に設定し、非試験対象のメ
モリ回路はアクトを継続させる（Ｓ４）。
【００２１】その後試験対象の系のメモリ回路の全アド
レスのリードデータチェックを行う。メモリ制御回路１
２はメモリアクセス調停回路１４に対しメモリアクセス
を要求する。メモリアクセス調停回路１４はインタフェ
ース制御回路１１からのメモリアクセス要求との調停を
行った後、メモリアクセス許可を返送する。
レスのリードデータチェックを行う。メモリ制御回路１
２はメモリアクセス調停回路１４に対しメモリアクセス
を要求する。メモリアクセス調停回路１４はインタフェ
ース制御回路１１からのメモリアクセス要求との調停を
行った後、メモリアクセス許可を返送する。
【００２２】メモリ制御回路１２はこれを受けてメモリ
バス１７を介して試験対象のメモリ回路にリードアクセ
スを行う。リードデータはメモリ制御回路１２で受信し
チェックする。チェックには種々の方法があるがバリテ
ィチェックが一般的である。このリードアクセスをアド
レスごとに繰り返して全アドレスのデータチェックを行
う（Ｓ５）。
バス１７を介して試験対象のメモリ回路にリードアクセ
スを行う。リードデータはメモリ制御回路１２で受信し
チェックする。チェックには種々の方法があるがバリテ
ィチェックが一般的である。このリードアクセスをアド
レスごとに繰り返して全アドレスのデータチェックを行
う（Ｓ５）。
【００２３】Ｓ５のメモリデータチェックの結果バック
アップ機能に障害が発見された場合は（Ｓ６）メモリユ
ニットに警報表示を行うか外部回路に警報を出力し、試
験は中断する（Ｓ７）。
アップ機能に障害が発見された場合は（Ｓ６）メモリユ
ニットに警報表示を行うか外部回路に警報を出力し、試
験は中断する（Ｓ７）。
【００２４】次にデータコピー動作を行う。メモリ制御
回路１２はメモリアクセス調停回路１４に対してメモリ
アクセス要求を送信する。メモリアクセス調停回路１４
はインタフェース制御回路１１からのメモリアクセス要
求との調停を行った後、メモリアクセス許可を返送す
る。
回路１２はメモリアクセス調停回路１４に対してメモリ
アクセス要求を送信する。メモリアクセス調停回路１４
はインタフェース制御回路１１からのメモリアクセス要
求との調停を行った後、メモリアクセス許可を返送す
る。
【００２５】メモリ制御回路１２はこれを受けてメモリ
バス１７を介して非試験対象のメモリ回路にリードアク
セスを行い、同時に試験対象のメモリ回路にライトアク
セスを行うことによりメモリコピーを行う。この動作を
アドレスごとに繰り返して全アドレスのメモリコピーを
行う（Ｓ８）。
バス１７を介して非試験対象のメモリ回路にリードアク
セスを行い、同時に試験対象のメモリ回路にライトアク
セスを行うことによりメモリコピーを行う。この動作を
アドレスごとに繰り返して全アドレスのメモリコピーを
行う（Ｓ８）。
【００２６】一つの系統の試験が終った後、系統の切替
えを行って（Ｓ９）他の系統の試験が行われて（Ｓ１
０）両系統の試験が完了する（Ｓ１１）。
えを行って（Ｓ９）他の系統の試験が行われて（Ｓ１
０）両系統の試験が完了する（Ｓ１１）。
【００２７】このメモリアクセス調停回路１４の機能に
よって、バックアップ機能試験の電源遮断動作やリード
データチェック動作およびデータコピー動作の間も、外
部からのメモリアクセスは受け付けられるので、メモリ
回路の使用が中断されることがない。また非試験対象の
メモリ回路にはいつも最新のデータが書込まれ、試験対
象のメモリ回路にはバックアップ機能試験動作の初期の
一時期を除いては最新のデータが書込まれるので、デー
タコピー動作により、両系統のメモリ内容は完全に一致
させることができる。
よって、バックアップ機能試験の電源遮断動作やリード
データチェック動作およびデータコピー動作の間も、外
部からのメモリアクセスは受け付けられるので、メモリ
回路の使用が中断されることがない。また非試験対象の
メモリ回路にはいつも最新のデータが書込まれ、試験対
象のメモリ回路にはバックアップ機能試験動作の初期の
一時期を除いては最新のデータが書込まれるので、デー
タコピー動作により、両系統のメモリ内容は完全に一致
させることができる。
【００２８】障害により試験を中断した場合は系の切替
えを行なわないので、他の系で使用を続けることが可能
であり、データの消滅もない。
えを行なわないので、他の系で使用を続けることが可能
であり、データの消滅もない。
【００２９】
【発明の効果】以上説明したように本発明の電池バック
アップメモリユニットおよびバックアップ機能試験方法
によれば、メモリの使用を中断することなくバックアッ
プ機能の動作を試験することが可能となる。
アップメモリユニットおよびバックアップ機能試験方法
によれば、メモリの使用を中断することなくバックアッ
プ機能の動作を試験することが可能となる。
【００３０】そのことによって、停電時に記憶データが
消滅するといった事故が未然に防止できる。
消滅するといった事故が未然に防止できる。
【００３１】また、例えばキャッシュレジスタに装着し
た電池バックアップメモリユニットで収集した１日分の
データを、メモリユニットを取り外し集計装置に接続し
てデータの引渡しを行うような場合にも、記憶データ消
滅の不安なくメモリユニットの受渡しができる。
た電池バックアップメモリユニットで収集した１日分の
データを、メモリユニットを取り外し集計装置に接続し
てデータの引渡しを行うような場合にも、記憶データ消
滅の不安なくメモリユニットの受渡しができる。
【００３２】さらに、２系列のメモリ回路とバックアッ
プ電源を有するので万一１系統に障害が発生しても他系
統は正常であり記憶データ消滅の不安はない。
プ電源を有するので万一１系統に障害が発生しても他系
統は正常であり記憶データ消滅の不安はない。
【図１】本発明の実施例のブロック構成図である。
【図２】本発明の実施例のフローチャートである。
【図３】従来例のブロック構成図である。
１１ インタフェース制御回路 １２ メモリ制御回路 １３ 電源供給制御回路 １４ メモリアクセス調停回路 １５ ＃０系メモリ回路 １６ ＃１系メモリ回路 １７ 内部メモリバス １８ ＃０系バックアップ電源 １９ ＃１系バックアップ電源 ３１ インタフェース制御回路 ３２ メモリ回路 ３３ バックアップ電源 Ｓ１〜Ｓ１１ 処理手順のステップ
Claims (2)
- 【請求項１】 バックアップ電源を持つメモリと、外部
からのメモリアクセスを前記メモリに接続するインタフ
ェース制御手段を有する電池バックアップメモリユニッ
トにおいて、 前記メモリが２系統となってそれぞれがバックアップ電
源を持ち、 前記の２系統となったメモリのそれぞれに供給される主
電源の供給を個々に制御するための電源制御手段と、 前記メモリのバックアップ機能をチェックするメモリチ
ェック手段と、 前記２系統のメモリに対する外部からのアクセスに応じ
て行われる読み出し書込み動作と、メモリチェック手段
によるチェック機能とコピー機能のために要求される読
み出し書込み動作との調停を行うための調停手段とを有
し、 前記メモリチェック手段は、あらかじめ設定された条件
に従ってメモリのバックアップ機能試験動作を起動し、
前記２系統のメモリのうち、試験対象とする１系統のメ
モリの主電源を前記電源制御手段を介して所定の時間遮
断し、電源復帰後に前記試験対象メモリのリードデータ
を読み込んでバックアップ機能をチェックし、チェック
後に試験期間中外部からのメモリアクセスに継続的に対
応を続けていた非試験対象メモリのリードデータを読み
込んで前記試験対象のメモリにメモリコピーし、次に他
の１系統のメモリに対しても同様の作業を行って前記２
系統のメモリのバックアップ機能のチェックを行う機能
を有することを特徴とする電池バックアップメモリユニ
ット。 - 【請求項２】 電池によりバックアップされるメモリユ
ニットが２系統設けられたメモリユニットで行われるバ
ックアップ機能試験方法であって、 前記２系統のメモリのうち試験対象とする１系統のメモ
リの主電源を所定の時間遮断し、電源復帰後に前記試験
対象メモリのリードデータを前記メモリチェック手段に
読み込んでバックアップ機能をチェックし、チェック終
了後に試験期間中外部からのメモリアクセスに継続的に
対応を続けていた非試験対象メモリのリードデータを読
み込んで試験対象のメモリにメモリコピーし、次に他の
１系統のメモリに対しても同様の作業を行って両系統の
メモリのバックアップ機能のチェックを行うことを特徴
とするバックアップ機能試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024006A JPH08220198A (ja) | 1995-02-13 | 1995-02-13 | 電池バックアップメモリユニットおよびバックアップ機能試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024006A JPH08220198A (ja) | 1995-02-13 | 1995-02-13 | 電池バックアップメモリユニットおよびバックアップ機能試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08220198A true JPH08220198A (ja) | 1996-08-30 |
Family
ID=12126480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7024006A Pending JPH08220198A (ja) | 1995-02-13 | 1995-02-13 | 電池バックアップメモリユニットおよびバックアップ機能試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08220198A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009098776A1 (ja) | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、ディスクアレイ装置及びコントローラ |
| JP2013025400A (ja) * | 2011-07-15 | 2013-02-04 | Toshiba Corp | 揮発性記憶媒体及び不揮発性記憶媒体を含む記憶ドライブを備えたストレージ装置、記憶ドライブ、及び記憶ドライブの電源遮断時データ移動動作を検証する方法 |
| US9063880B2 (en) | 2011-12-22 | 2015-06-23 | Fujitsu Limited | Storage device and method for controlling storage device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322063A (ja) * | 1989-06-19 | 1991-01-30 | Pfu Ltd | メモリのバックアップ機能の診断方式 |
| JPH05274169A (ja) * | 1992-03-26 | 1993-10-22 | Mitsubishi Electric Corp | 計算機 |
| JPH05342076A (ja) * | 1992-06-11 | 1993-12-24 | Nec Corp | 二重書構成のファイル装置 |
-
1995
- 1995-02-13 JP JP7024006A patent/JPH08220198A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322063A (ja) * | 1989-06-19 | 1991-01-30 | Pfu Ltd | メモリのバックアップ機能の診断方式 |
| JPH05274169A (ja) * | 1992-03-26 | 1993-10-22 | Mitsubishi Electric Corp | 計算機 |
| JPH05342076A (ja) * | 1992-06-11 | 1993-12-24 | Nec Corp | 二重書構成のファイル装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009098776A1 (ja) | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、ディスクアレイ装置及びコントローラ |
| US8286028B2 (en) | 2008-02-08 | 2012-10-09 | Fujitsu Limited | Backup method and disk array apparatus |
| JP2013025400A (ja) * | 2011-07-15 | 2013-02-04 | Toshiba Corp | 揮発性記憶媒体及び不揮発性記憶媒体を含む記憶ドライブを備えたストレージ装置、記憶ドライブ、及び記憶ドライブの電源遮断時データ移動動作を検証する方法 |
| US9063880B2 (en) | 2011-12-22 | 2015-06-23 | Fujitsu Limited | Storage device and method for controlling storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6336174B1 (en) | Hardware assisted memory backup system and method | |
| US6571324B1 (en) | Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system | |
| US5007027A (en) | Data protection system in a data processing system | |
| US4603406A (en) | Power backed-up dual memory system | |
| GB2375633A (en) | Redundant controller data storage system having hot insertion system and method | |
| JP2003508847A (ja) | ミラーリング・デバイス群に格納されているデータの一貫性を維持する方法および装置 | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| EP0173967B1 (en) | Microprogram load unit | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| US6081892A (en) | Initial program load | |
| JPH08220198A (ja) | 電池バックアップメモリユニットおよびバックアップ機能試験方法 | |
| JP2002543521A (ja) | 自動的にモジュールをコンピュータシステムに再び組み込む方法および装置 | |
| JPH10133926A (ja) | ミラー化ディスク復旧方法と復旧システム | |
| JP3239935B2 (ja) | 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体 | |
| JP2002032239A (ja) | 多重化システム | |
| JPH1063586A (ja) | 情報処理装置 | |
| JP3124201B2 (ja) | 入出力制御装置 | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JP2000347758A (ja) | 情報処理装置 | |
| JP4474614B2 (ja) | 多重化システム | |
| JPH0695974A (ja) | メモリ保護方式 | |
| JPH06348604A (ja) | メモリコピー方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH07319816A (ja) | Ｃｐｕシステムにおけるロギング情報の収集方法 | |
| JP3340284B2 (ja) | 冗長システム |