JPH01290354A - 二重化システムの系切替方式 - Google Patents

二重化システムの系切替方式

Info

Publication number
JPH01290354A
JPH01290354A JP63120288A JP12028888A JPH01290354A JP H01290354 A JPH01290354 A JP H01290354A JP 63120288 A JP63120288 A JP 63120288A JP 12028888 A JP12028888 A JP 12028888A JP H01290354 A JPH01290354 A JP H01290354A
Authority
JP
Japan
Prior art keywords
switching
signal
operation mode
reset
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63120288A
Other languages
English (en)
Inventor
Yozo Igi
井木 洋三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63120288A priority Critical patent/JPH01290354A/ja
Publication of JPH01290354A publication Critical patent/JPH01290354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 予備系へ系切替信号の伝達不能時にも予備系の現用系へ
の切替を生ぜしめ得る二重化システムの系切替方式に関
し、 予備系への系切替信号伝達系の障害時での予備系の正常
な現用系への早期の切替を目的とし、系毎に設けられ、
自系内の系切替原因発生源からの系切替信号で起動され
る系切替タイミング回路と、各県の動作モードを出力す
る動作モード表示部と、自系から他系へ系切替信号を伝
達する系切替信号伝達系とを有する二重化システムにお
いて、系毎に、系プロセッサにおける予備系処理毎の前
記動作モード表示部の自系動作モード表示出力の参照時
に、その出力が現用系動作モードを示しているときセッ
トされる信号保持部と、前記信号保持部の反転出力信号
及び前記系切替タイミング回路の出力信号に応答して前
記動作モード表示部の切替を生ぜしめる動作モード切替
回路とを設け、前記系切替タイミング回路を対応する信
号保持部の出力信号でも起動するように構成した。
〔産業上の利用分野〕
本発明は、予備系へ系切替信号の伝達不能時にも予備系
の現用系への切替を生ぜしめ得る二重化システムの系切
替方式に関する。
ディジタル交換機等、ディジタル処理システムにおいて
は、システムの信顛性を高める必要性からシステムを二
重化している。そのような二重化システムはその一方の
系を現用系とし、他方の系を予備系としてシステム障害
に対処するようにしている。そして、その現用系に障害
が生ずると、システムの制御系を現用系から予備系へ切
り替えてシステムの正常な動作の維持に努めている。
〔従来の技術〕 第4図は二重化ディジタル交換機内に装備されている系
切替系の構成を示す。この図におけるO系が現用系とし
て動作し、1系が予備系として動作している状態におい
て、その現用系の系切替原因発注源としてのEMA起動
源(ウオッチドックタイマTF)20.が動作して予備
系の現用系への系切替信号がそこから発生すると、その
系切替信号はオアゲート228、ゲート24.、を経て
自系のリセットFFW (R3TF)26゜にあるEM
AFF280をセットし、このEMAFF28oのセッ
トに応答してHMAタイミング回路はリセット信号(R
3T)を0系のプロセッサへ与えると共に、HMAタイ
ミング回路120からゲート30゜を介して動作モード
切替FF33に対しA/S切替信号〔AはACT (現
用)、Sは5BY(予備)を示す。〕が出力されて動作
モード切替FF33のセット状態を切り替える。その動
作モード切替FF33の、0系のための出力FFOから
は、0″′の信号(予備系表示信号(S))が出力され
、それがモードFF (MODF)320にセットされ
る。上述のリセット信号によってリセットされた0系の
プロセッサはその処理再開に際してモードFF320の
セット状態を参照する。そのモードFF320はその参
照時には上述の如く“0°゛の信号を出力しているから
、処理再開したO系のプロセッサは予備系(SBY系)
としての処理を開始する。
このような処理を生せしめるに至らしめた系切替信号は
又、ゲート34゜、36゜、38.を経て自系の中央制
御装置(CCI)へも転送される。その転送系に障害原
因がない限り、その信号はゲート401.オアゲート2
21、ゲート24Iを介して他系である予備系のEMA
FF281をもセットさせてEMAタイミング回路12
1を介して予備系プロセッサのリセットを生ぜしめる。
リセットされた予備系(自系)プロセッサは、上述した
0系プロセツサのリセットの場合と同様、その処理再開
に際して自系のモードFF321のセット状態を参照す
る。その自系のモードFF即ち1系のモードFF32+
 は上述のところからして出力FF1から0”の信号〔
現用系表示信号(A)〕を出力しているから、それを参
照した1系プロセツサは現用系としての処理を開始する
かくして、系の切替は首尾よく行なわれ、1系が現用系
として正常な処理を遂行する。
なお、EMA  5tJPは保守等のときに、上述切替
の抑止のための信号である。
〔発明が解決しようとする課題] 上述のように、従来のシステムは、その通常の処理を遂
行する系を二重化はしているが、その系の切替を生せし
める系切替信号のための上述転送系は一重化のままにあ
る。
そのため、万一その転送系に障害が発生し、上述のEM
AFF2B。、281のセットを生せしめる系切替信号
が正常に転送されて来ないと、予備系プロセッサにリセ
ットはかからず、現用系として動作していた系が予備系
へ切り替えられるのにも拘らず、予備系プロセッサは、
依然として予備系としての動作を続行し、システムに現
用系として動作する系が存在しなくなる。
その救済策として、上述の障害に伴って生じて来る正常
な交換動作を常時監視する非常切替装置(ESE  E
MA)が交換機スイッチング系に設けである。
この非常切替装置は、交換機の二重化系が共に予備系と
して動作し、交換機スイッチング系の正常な呼処理をし
ていない状態を検知するとき、ワンショット回路21゜
、211を介してESEFF29゜、29Iをセットし
て系の切替を行なう。
この系切替には、上述呼処理の停止から6〜9分の時間
を必要としている。そのため、この時間の間は、依然と
して呼処理は停止されたままにあり、なお問題を残して
いる。
本発明は斯かる技術的課題に鑑みて創作されたもので、
予備系への系切替原因伝達系の障害時でも予備系の正常
な現用系への切替を極めて短時間の内に行ない得る二重
化システムの系切替方式を提供することをその目的とす
る。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図を示す。この図におけ
る系切替タイミング回路20、23、系毎の動作モード
を出力する動作モード表示部4、系切替信号伝達系6は
従来の二重化システムに装備されているものである。こ
れら各構成要素を含んで成る二重化システムに、系毎の
プロセッサにおける予備系処理毎の前記動作モード表示
部(4)の自系動作モード表示出力の参照時に、その出
力が現用系動作モードを示しているときセットされる信
号保持部80、8.と、信号保持部80、8.の反転出
力信号と系切替タイミング回路20、21の出力信号に
応答して前記動作モード表示部4の切替を生せしめる動
作モード切替回路100、101とを設け、系切替タイ
ミング回路20、2;を対応する信号保持部80、8.
の出力信号でも起動するように構成した。
〔作 用〕
現用系(例えば、0系)に系切替信号が発生ずると、そ
れ辷よって現用系の系切替タイミング回路20が起動さ
れて現用系プロセッサのリセット及び動作モード表示部
4の動作モードの切替が行なわれる。系切替信号伝達系
6を介して系切替信号を受は取る予備系プロセッサも又
、同様にしてリセットされる。リセットされた各系プロ
セッサは動作モード表示部4の各系対応の動作モード表
示出力を参照してその表示対応の動作モードへ切り替わ
る。
このような切替を行なう系切替信号が系切替信号伝達系
6を介して予備系(例えば、1系)へ与えられない場合
には、上述の予備系プロセッサのリセットは行なわれな
い。
しかしながら、その予備系におけるプロセッサは、予備
系処理毎に動作モード表示部4を参照し、現用系表示信
号の検知により系切替信号を発生する。その信号によっ
て信号保持部8Iがセットされて系切替タイミング回路
21からリセット信号を発生させる。
かくして、系切替信号伝達系6に信号伝達につき障害が
発生したとしても、予備系は、現用系における系切替原
因の発生時に正しく現用系へ切り替えられる。
〔実施例〕
第2図は本発明の一実施例要部構成図を示す。
第2図に示すリセッ1−FF群26内のEMA2FF1
8の出力がEMAタイミング回路12の起動入力及びア
ンドゲート11の反転入力に接続され、そのアンドゲー
ト1゛1の他方の入力にEMAタイミング回路12のA
/S切替信号出力が接続されて成る回路を、第4図に示
す各県におけるリセットFF群26゜、26+ 、EM
Aタイミング回路120、121、ゲート30゜、30
.から成る回路と置き替えて成る二重化ディジタル交換
機の系切替系が本発明の一実施例のハードウェア部の構
成を為している。
その各系プロセッサに第3図に示す処理フローを実行す
るプログラムを装備させて本発明全体が構成されている
。その予備系処理終了毎に自系のモードFF320、3
21の参照において“1パの信号(現用系表示信号)を
感知するとき2MA2FF180、181 のセットを
行なう。
第2図においては、系に共通であるため、系参照のため
の添字0.1を付してない参照番号だけをそれぞれの構
成要素に付しであるが、後述の説明の中ではその添字を
付した参照番号でそれらの構成要素を参照する。
EMAタイミング回路120、121が第1図の系切替
タイミング回路20、21に対応し、動作モード切替F
F33、ゲート31゜、31.モードFF320、32
1が第1図の動作モード表示部4に対応する。2MA2
FF180、181が第1図の信号保持部80、8.に
対応し、アンドゲート11゜、11.が第1図の動作モ
ード切替回路100、10、に対応する。
上述構成に成る系切替系の動作を以下に説明する。
この系切替系における系の切替は、その系切替信号伝達
系6に障害発生なき場合には、従来と変わるところはな
く、上述の切替動作の下で系の切替が行なわれる。
しかしながら、現用系(その系が0系とする。)にその
プロセッサに系切替原因が発生した場合に、その系切替
信号が系切替信号伝達系6の障害で系切替信号が予備系
へ伝達されて来ないときには、上述の予備系プロセッサ
のリセットは行なわれない。
しかし、本発明においては、そのリセット機能の働きを
受けず、予°備系として動作している予備系(1系)プ
ロセッサは、その予備系処理(第3図の31)の終了に
おいて、自系モードFF32、のセット状態を参照する
(第3図の32)。この参照したときの自系モードFF
321は、上述のところからして“0″の信号を出力し
ているので、2MA2FF18.のセットを生ぜしめ(
第3図の33)、EMAタイミング回路121からリセ
ット信号を発生させる。これにて、予備系プロセッサの
リセットとなり、そのリセットによる予備系プロセッサ
の処理再開時に自系モードFF321のセット状態参照
で“0゛の信号を得るので、現用系としての処理を開始
する。予備系処理は、通例10m5ecで終了するので
、系切替に要する時間は極めて短(なる。
〔発明の効果〕
以上述べたように本発明によれば、系切替信号伝達系に
障害が生じても、系切替を極めて短時間のうちに行ない
得て、而も信頼性の向上となる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例要部構成図、第3図は本発明
の予備系処理フローを示す図、第4図は従来の二重化デ
ィジタル交換機の系切替系を示す図、 第5図は従来の予備系処理フローを示す図である。 第1図、第2図及び第4図において、 20、21は系切替タイミング回路(EMAタイミング
回路12,120、12υ、 4は動作モード表示部(動作モード切替FF33、ゲー
ト31゜、31. 、モードFF320、321)、6
は系切替信号伝達系、 8、.8.は信号保持部(EMA2 FF 18.、 
l 8、)、 106.101は動作モード切替回路(アンドゲート1
1)である。

Claims (1)

    【特許請求の範囲】
  1. (1)系毎に設けられ、自系内の系切替原因発生源から
    の系切替信号で起動される系切替タイミング回路(2_
    0、2_1)と、各系の動作モードを出力する動作モー
    ド表示部(4)と、自系から他系へ系切替信号を伝達す
    る系切替信号伝達系(6)とを有する二重化システムに
    おいて、 系毎に、 系プロセッサにおける予備系処理毎の前記動作モード表
    示部(4)の自系動作モード表示出力の参照時に、その
    出力が現用系動作モードを示しているときセットされる
    信号保持部(8_0、8_1)と、前記信号保持部(8
    _0、8_1)の反転出力信号及び前記系切替タイミン
    グ回路(2_0、2_1)の出力信号に応答して前記動
    作モード表示部(4)の切替を生ぜしめる動作モード切
    替回路(10_0、10_1)とを設け、 前記系切替タイミング回路(2_0、2_1)を対応す
    る信号保持部(8_0、8_1)の出力信号でも起動す
    ることを特徴とする二重化システムの系切替方式。
JP63120288A 1988-05-17 1988-05-17 二重化システムの系切替方式 Pending JPH01290354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63120288A JPH01290354A (ja) 1988-05-17 1988-05-17 二重化システムの系切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63120288A JPH01290354A (ja) 1988-05-17 1988-05-17 二重化システムの系切替方式

Publications (1)

Publication Number Publication Date
JPH01290354A true JPH01290354A (ja) 1989-11-22

Family

ID=14782532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63120288A Pending JPH01290354A (ja) 1988-05-17 1988-05-17 二重化システムの系切替方式

Country Status (1)

Country Link
JP (1) JPH01290354A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546422A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 現用予備の切り替え方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546422A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 現用予備の切り替え方式

Similar Documents

Publication Publication Date Title
JP2552651B2 (ja) 再構成可能なデュアル・プロセッサ・システム
US5155729A (en) Fault recovery in systems utilizing redundant processor arrangements
KR920003497B1 (ko) 억세스 손실 처리용 시스템 및 그 보호방법
JP5347414B2 (ja) 同期制御装置,情報処理装置及び同期管理方法
JP5299281B2 (ja) 情報処理装置及び制御方法
JPH01290354A (ja) 二重化システムの系切替方式
JP3536293B2 (ja) 二重化コンピュータ装置
JPH0588926A (ja) 監視制御系の自動切替回路
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPS6113627B2 (ja)
JP3363579B2 (ja) 監視装置及び監視システム
JP3396946B2 (ja) 2重化システムにおける切り替え装置
JPH04211841A (ja) 二重化処理装置
JP3107104B2 (ja) 待機冗長方式
JPS58195259A (ja) 障害処理方式
JP2770494B2 (ja) 二重化制御ユニット
JPH07200334A (ja) 二重化同期運転方式
JPS63285053A (ja) 網管理装置の障害処理方式
JP3062098B2 (ja) 同期運転プロセッサの障害切離し制御システムおよび障害切離し制御方法
JPS6375843A (ja) 異常監視方式
JPH01284947A (ja) 二重化バス切り替え方法
JP2002259154A (ja) フォールト・トレラント・コンピュータシステム
JPH02220542A (ja) マルチプロセッサ交換機における2重障害自動回復方法
JPS634210B2 (ja)
JPS60251443A (ja) プログラマブルコントロ−ラのバツクアツプ装置