JPH01290390A - 文字・パターン情報表示装置 - Google Patents
文字・パターン情報表示装置Info
- Publication number
- JPH01290390A JPH01290390A JP63119383A JP11938388A JPH01290390A JP H01290390 A JPH01290390 A JP H01290390A JP 63119383 A JP63119383 A JP 63119383A JP 11938388 A JP11938388 A JP 11938388A JP H01290390 A JPH01290390 A JP H01290390A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pattern information
- attribute
- data
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は文字放送やキャブティンなどの文字・パターン
情報をデイスプレィなどに表示する文字・パターン情報
表示装置に関する。
情報をデイスプレィなどに表示する文字・パターン情報
表示装置に関する。
（従来の技術）
近年１文字放送等の文字・パターン情報装置にテレビ放
送画面と文字・パターン情報画面を同時に表示したり、
一画面の中に多くの文字・パターン情報を表示する多画
面表示を実現するために文字・パターン情報の縮小表示
が必要になってきている。
送画面と文字・パターン情報画面を同時に表示したり、
一画面の中に多くの文字・パターン情報を表示する多画
面表示を実現するために文字・パターン情報の縮小表示
が必要になってきている。
第３図は従来の文字・パターン情報表示装置のブロック
構成図、第４図は従来の４ドット・４ラインのブロック
着色例である。第３図において、１はパターン情報を格
納するＹメモリ、２はアトリビュート情報を格納するア
トリビュートメモリ（以下、ＡＴＲメモリという）、３
はＹメモリ１の４ドット・４ライン毎の情報を処理する
４ドーツト・４ライン処理部、４は表示制御部、５は表
示信号である。
構成図、第４図は従来の４ドット・４ラインのブロック
着色例である。第３図において、１はパターン情報を格
納するＹメモリ、２はアトリビュート情報を格納するア
トリビュートメモリ（以下、ＡＴＲメモリという）、３
はＹメモリ１の４ドット・４ライン毎の情報を処理する
４ドーツト・４ライン処理部、４は表示制御部、５は表
示信号である。
次に上記従来例の動作について、８色２階調表示の文字
放送レベルＡを例にとり前景色（以下。
放送レベルＡを例にとり前景色（以下。
ＦＧという）に関して第３図及び第４図を参照して説明
する。第４図のａ。−ａ７はＹメモリ１の内容であり、
ｂ０〜ｂ、はＡＴＲメモリ２内のＦＧデータの内容を示
している。ここでａ０〜ａ７が全てＩｔ Ｉ Ｉ７とす
ると、ａ 、 〜ａ 、はす、、ｂ２．ｂｌ、ｂ、の値
で与えられる色となる。またａ４〜ａ７はｂ ７１ｂ、
、ｂ、、ｂ４の値で与えられる色となる。すなわち、ａ
、” ａ ７の８ドツト表示するのにす。−ｂ７の８
ビトのＦＧデータが必要となる。そこでＹメモリ１バイ
ト（８ビツト）とＦＧデータ１バイト（８ビツト）を１
サイクルとして処理する。ＦＧデータは垂直方向４ライ
ン毎に更新される。
する。第４図のａ。−ａ７はＹメモリ１の内容であり、
ｂ０〜ｂ、はＡＴＲメモリ２内のＦＧデータの内容を示
している。ここでａ０〜ａ７が全てＩｔ Ｉ Ｉ７とす
ると、ａ 、 〜ａ 、はす、、ｂ２．ｂｌ、ｂ、の値
で与えられる色となる。またａ４〜ａ７はｂ ７１ｂ、
、ｂ、、ｂ４の値で与えられる色となる。すなわち、ａ
、” ａ ７の８ドツト表示するのにす。−ｂ７の８
ビトのＦＧデータが必要となる。そこでＹメモリ１バイ
ト（８ビツト）とＦＧデータ１バイト（８ビツト）を１
サイクルとして処理する。ＦＧデータは垂直方向４ライ
ン毎に更新される。
（発明が解決しようとするｉｉ［）
しかしながら、上記従来の文字・パターン情報表示装置
では、２ドット・２ライン毎の着色指定ができないので
、縮小表示を行なった場合パターンとアトリビュートが
一致しないという問題があった・ 本発明このような従来の問題を解決するものであり、縮
小表示を行なった場合でもパターンとアトリビュートが
一致する文字・パターン情報表示装置を提供することを
目的するものである。
では、２ドット・２ライン毎の着色指定ができないので
、縮小表示を行なった場合パターンとアトリビュートが
一致しないという問題があった・ 本発明このような従来の問題を解決するものであり、縮
小表示を行なった場合でもパターンとアトリビュートが
一致する文字・パターン情報表示装置を提供することを
目的するものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、アトリビュート増
設メモリと２ドット・２ライン処理部とを備えたもので
ある。
設メモリと２ドット・２ライン処理部とを備えたもので
ある。
（作 用）
本発明は」二記のような構成により、２ドット・２ライ
ン毎にアトリビュート制御が可能となり、パターンとア
トリビュートがずれない縮小表示ができることとなる。
ン毎にアトリビュート制御が可能となり、パターンとア
トリビュートがずれない縮小表示ができることとなる。
（実施例）
第１図は本発明の一実施例における文字・パターン情報
表示装置のブロック構成図、第２図は本発明の２ドット
・２ラインのブロック着色例である。第１図において、
１はＹメモリ、２はＡＴＲメモリ、４は表示制御部、５
は表示信号であり、１．２，４．５は第３図の従来例と
同じである。
表示装置のブロック構成図、第２図は本発明の２ドット
・２ラインのブロック着色例である。第１図において、
１はＹメモリ、２はＡＴＲメモリ、４は表示制御部、５
は表示信号であり、１．２，４．５は第３図の従来例と
同じである。
６は着色単位を小さくしたために増加するＡＴＲ増設メ
モリ、７は２ドット・２ライン毎に処理する２ドット・
２ライン処理部である。
モリ、７は２ドット・２ライン毎に処理する２ドット・
２ライン処理部である。
次に上記実施例の動作を８色２階調表示の文字放送レベ
ルＡを例にとり説明する。第２図において、ａ 、 〜
ａ 、はＹメモリの内容、ｂｏ−ｂ、、はＡＴＲメモリ
の中のＦＧデータの内容を示している。
ルＡを例にとり説明する。第２図において、ａ 、 〜
ａ 、はＹメモリの内容、ｂｏ−ｂ、、はＡＴＲメモリ
の中のＦＧデータの内容を示している。
ここでａ０〜ａ７が全て“１”とするとａｌｌＴ ａｌ
はす、、ｂｔ、ｂｌ、ｂ、、ａｉ、ａｉはす、、ｂ、、
ｂ、、ｂ、。
はす、、ｂｔ、ｂｌ、ｂ、、ａｉ、ａｉはす、、ｂ、、
ｂ、、ｂ、。
ａ４ｔａｓはｂ ｊ、ｉｌ ｂｌ、ｏｌ ｂｓｔ ｂ、
、ａｓｔａｖはｂ ｌ５ｌｂ１４１ｂ１３１ｂｌｌで各
々与えられる色となる。
、ａｓｔａｖはｂ ｌ５ｌｂ１４１ｂ１３１ｂｌｌで各
々与えられる色となる。
すなわち、ａ０〜ａ７の８ドツトを表示するのにｂｏ”
’ｂｔｓの１６ビツトのＦＧデータが必要なる。
’ｂｔｓの１６ビツトのＦＧデータが必要なる。
そこでＹメモリ１バイト（８ビツト）とＦＧデータ１ワ
ード（１６ビツト）をコサイクルとして処理する。ＦＧ
データは垂直方向２ライン毎に更新される。またＦＧ以
外のアトリビュートに関しても同様である。
ード（１６ビツト）をコサイクルとして処理する。ＦＧ
データは垂直方向２ライン毎に更新される。またＦＧ以
外のアトリビュートに関しても同様である。
このように上記実施例によれば、アトリビュート増設メ
モリとアトリビュートデータをワード処理する２ドット
・２ライン処理部を設けることにより、使用メモリのア
クセスタイムを変更することなく、２ドツト毎にアトリ
ビュート処理できる。
モリとアトリビュートデータをワード処理する２ドット
・２ライン処理部を設けることにより、使用メモリのア
クセスタイムを変更することなく、２ドツト毎にアトリ
ビュート処理できる。
（発明の効果）
本発明は上記実施例より明らかなように、ＡＴＲ増設メ
モリと２ドット・２ライン処理部を設けることにより、
パターンとアトリビュートの位置が一致した縮小表示が
実現できるという効果を有する。
モリと２ドット・２ライン処理部を設けることにより、
パターンとアトリビュートの位置が一致した縮小表示が
実現できるという効果を有する。
第１図は本発明の一実施例における文字・パターン情報
表示装置のブロック構成図、第２図は２ドット・２ライ
ンの着色例、第３図は従来の文字・パターン情報表示装
置のブロック構成図、第４図は４ドット・４ラインのブ
ロック着色例である。 １ ・・・Ｙメモリ、２ ・・・ＡＴＲメモリ、３ ・
・・４ドット・４ライン処理部、４・・・表示制御部、
５・・・表示信号、６ ・・・ＡＴＲ増設メモリ、７
・・・ ２ドット・２ライン処理部。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図 第４図
表示装置のブロック構成図、第２図は２ドット・２ライ
ンの着色例、第３図は従来の文字・パターン情報表示装
置のブロック構成図、第４図は４ドット・４ラインのブ
ロック着色例である。 １ ・・・Ｙメモリ、２ ・・・ＡＴＲメモリ、３ ・
・・４ドット・４ライン処理部、４・・・表示制御部、
５・・・表示信号、６ ・・・ＡＴＲ増設メモリ、７
・・・ ２ドット・２ライン処理部。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図 第４図
Claims (1)
- 文字・パターン情報表示における前景色、背景色、ブラ
ッシング制御、コンシール制御等のアトリビュート増設
メモリと、上記アトリビュートを２ドット・２ライン毎
に制御する２ドット・２ライン処理部とを備えた文字・
パターン情報表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119383A JP2709474B2 (ja) | 1988-05-18 | 1988-05-18 | 文字・パターン情報表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63119383A JP2709474B2 (ja) | 1988-05-18 | 1988-05-18 | 文字・パターン情報表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01290390A true JPH01290390A (ja) | 1989-11-22 |
| JP2709474B2 JP2709474B2 (ja) | 1998-02-04 |
Family
ID=14760150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63119383A Expired - Lifetime JP2709474B2 (ja) | 1988-05-18 | 1988-05-18 | 文字・パターン情報表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2709474B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62231577A (ja) * | 1986-03-31 | 1987-10-12 | Victor Co Of Japan Ltd | 文字放送受信装置 |
-
1988
- 1988-05-18 JP JP63119383A patent/JP2709474B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62231577A (ja) * | 1986-03-31 | 1987-10-12 | Victor Co Of Japan Ltd | 文字放送受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2709474B2 (ja) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002385A (en) | Computer display system controller | |
| JP3452616B2 (ja) | 多解像度画像表示方法及び装置 | |
| US5345554A (en) | Visual frame buffer architecture | |
| EP0590961B1 (en) | Image processing apparatus | |
| JPS62295134A (ja) | 画素プロセサ | |
| JPH0327119B2 (ja) | ||
| US5815137A (en) | High speed display system having cursor multiplexing scheme | |
| JPS5830792A (ja) | カラー表示システム | |
| GB2076187A (en) | Microcomputer apparatus with video display capability | |
| EP0579359B1 (en) | Display control method and apparatus | |
| US4802118A (en) | Computer memory refresh circuit | |
| US5762555A (en) | Two cartridge video game system with text based internet access | |
| US4860251A (en) | Vertical blanking status flag indicator system | |
| JPH01290390A (ja) | 文字・パターン情報表示装置 | |
| EP0590778B1 (en) | Image processing apparatus | |
| JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
| JP2582743B2 (ja) | 画像処理装置 | |
| JP3891311B2 (ja) | 画像表示装置 | |
| GB2243061A (en) | Image creation system | |
| JPH08328811A (ja) | グラフィック表示回路のｖｒａｍ制御装置及び方法 | |
| KR880000993B1 (ko) | 고정패턴용 롬 사용방법 | |
| KR840002410B1 (ko) | 씨알티 디스플레이 장치의 간이식 도형문자의 색상 재현방식 | |
| DE3804485A1 (de) | Verbessertes gas-plasma-display mit funken-steuereinrichtung | |
| JPH02105273A (ja) | 画像処理装置 | |
| JPS6418828A (en) | Method for extending display memory |