JPH0129060B2 - - Google Patents

Info

Publication number
JPH0129060B2
JPH0129060B2 JP57136948A JP13694882A JPH0129060B2 JP H0129060 B2 JPH0129060 B2 JP H0129060B2 JP 57136948 A JP57136948 A JP 57136948A JP 13694882 A JP13694882 A JP 13694882A JP H0129060 B2 JPH0129060 B2 JP H0129060B2
Authority
JP
Japan
Prior art keywords
chip
gnd
pad
ground
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57136948A
Other languages
Japanese (ja)
Other versions
JPS5927539A (en
Inventor
Osamu Sugano
Masatoshi Oota
Yasuhiko Takamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57136948A priority Critical patent/JPS5927539A/en
Publication of JPS5927539A publication Critical patent/JPS5927539A/en
Publication of JPH0129060B2 publication Critical patent/JPH0129060B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、サーマルヘツド、デイスプレイ、セ
ンサーアレイなど電子機器の駆動回路として使用
されるIC(SSI、MSI、LSIなどの集積回路)チツ
プのパツドの配列方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for arranging pads of IC chips (integrated circuits such as SSI, MSI, and LSI) used as drive circuits for electronic devices such as thermal heads, displays, and sensor arrays.

サーマルヘツドには、長手方向に沿つて配列さ
れた発熱抵抗体に沿つて駆動回路としてのICチ
ツプを配列したものがある。そのようなICチツ
プ1個の回路構成の一例としては、第1図に示さ
れるように、クロツク端子CLOCKからのクロツ
ク信号のタイミングでデータ入力端子DATAIN
からデータを入力して歩進させるシフトレジスタ
1と、ロード端子からのロード信号によ
りシフトレジスタ1から信号を入力し、保持する
ラツチ回路2と、ラツチ回路2に保持された信号
に基づいて発熱抵抗体(図示せず)を駆動し通電
加熱させる出力トランジスタ3と、ストローブ端
子からのストローブ信号により出力ト
ランジスタ3が動作するタイミングを制御するゲ
ート4とを備えたものがある。このICはチツプ
当り32個の発熱抵抗体を駆動するものであつて、
シフトレジスタ1及びラツチ回路2は共に32ビツ
トの容量を有し、出力トランジスタ3及びゲート
4はそれぞれ32個ずつ設けられ、出力トランジス
タ3のコレクタにつながり発熱抵抗体に接続され
る駆動出力用パツド32個O1〜O32設けられてい
る。なお、端子はシフトレジスタ1のク
リア用端子、端子VDD及びVSSはシフトレジスタ
1とラツチ回路2自体を駆動するための電源端子
及びグランド端子である。このようなICチツプ
は発熱抵抗体の数に応じて必要な数だけ設けられ
る。
Some thermal heads have IC chips serving as drive circuits arranged along heat generating resistors arranged along the longitudinal direction. As an example of the circuit configuration of one such IC chip, as shown in FIG.
A shift register 1 inputs and advances data from a load terminal, a latch circuit 2 that inputs and holds a signal from the shift register 1 in response to a load signal from a load terminal, and a heat generating resistor based on the signal held in the latch circuit 2. Some devices include an output transistor 3 that drives and heats a body (not shown) and a gate 4 that controls the timing at which the output transistor 3 operates based on a strobe signal from a strobe terminal. This IC drives 32 heating resistors per chip,
Both the shift register 1 and the latch circuit 2 have a capacity of 32 bits, each of 32 output transistors 3 and 32 gates 4 are provided, and a drive output pad 32 is connected to the collector of the output transistor 3 and connected to the heating resistor. There are 1 to 32 pieces. Note that the terminal is a clear terminal for the shift register 1, and the terminals VDD and VSS are power supply terminals and ground terminals for driving the shift register 1 and the latch circuit 2 themselves. A necessary number of such IC chips are provided depending on the number of heating resistors.

ところで、第1図の回路図上は、グランド端子
GNDに接続される出力トランジスタ3のエミツ
タが全て共通のグランドラインに接続されている
かの如く表現されているが、実装上は出力トラン
ジスタ2個当り1個の割でグランド用パツドが駆
動出力用パツドO1〜O32と同じ方向に取り出され
ている。そのため、ICチツプのパツド配列は、
第2図に示されるように、チツプ5の一辺に沿つ
て駆動出力用パツドO1〜O32の2個に1個の割で
グランド用端子GND1〜GND16が配列されてい
る。I1〜I8はDATA IN、CLOCKその他の入出
力信号用端子のためのパツドである。
By the way, on the circuit diagram in Figure 1, the ground terminal
It is expressed as if the emitters of the output transistors 3 connected to GND are all connected to a common ground line, but in terms of implementation, one ground pad for every two output transistors is connected to the drive output pad. It is taken out in the same direction as O 1 to O 32 . Therefore, the pad arrangement of the IC chip is
As shown in FIG. 2, ground terminals GND 1 to GND 16 are arranged along one side of the chip 5 for every two drive output pads O 1 to O 32 . I1 to I8 are pads for DATA IN, CLOCK, and other input/output signal terminals.

しかしながら、サーマルヘツドでは発熱抵抗体
は一方向に連続して配列されているのに対し、上
記のICチツプは上述第2図のように駆動出力用
パツドO1〜O32とグランド用パツドGND1
GND16とが2:1の割ではあるが交互に配列さ
れているため、このようなICチツプ5を例えば
テープキヤリヤ方式によりサーマルヘツドに実装
する場合には、駆動出力用パツドとグランド用パ
ツドとはテープキヤリヤ上で互いに逆方向に向か
うリードに接続する必要があり、したがつて、駆
動出力用パツドO1〜O32とグランド用パツド
GND1〜GND16からなるパツド配列をテープキヤ
リアの同一面内に形成されているリードにボンデ
イング(インナーリードボンデイング)すること
はできない。そこで、テープ基材の両面にリード
パターンが形成されたテープキヤリアを使用した
り、通常のテープキヤリアを2枚使用したりする
必要がある。そして、そのような実装方法は、サ
ーマルヘツドの組立て工程の面からも、歩留りの
面からも、延いてはコストの面からも不利益を伴
なうものである。
However, in a thermal head, the heating resistors are arranged continuously in one direction, whereas the above IC chip has drive output pads O 1 to O 32 and ground pad GND 1 as shown in Fig. 2 above. ~
Since the IC chips 5 and GND 16 are arranged alternately at a ratio of 2:1, when mounting such an IC chip 5 on a thermal head using a tape carrier method, for example, the drive output pad and the ground pad are It is necessary to connect leads that go in opposite directions on the tape carrier, so the drive output pads O 1 to O 32 and the ground pad
It is not possible to bond the pad array consisting of GND 1 to GND 16 to leads formed within the same plane of the tape carrier (inner lead bonding). Therefore, it is necessary to use a tape carrier in which lead patterns are formed on both sides of the tape base material, or to use two ordinary tape carriers. Such a mounting method is disadvantageous in terms of the thermal head assembly process, yield, and cost.

このような問題点は、サーマルヘツドに限ら
ず、デイスプレイ、センサーアレイなどのように
表示素子や検出素子を多数配列し、その配列に沿
つて駆動回路としてのICチツプを配置して実装
する装置においては、共通の問題点として存在す
るものである。
These problems are not limited to thermal heads, but are also encountered in devices such as displays and sensor arrays in which a large number of display elements and detection elements are arranged, and IC chips as driving circuits are arranged and mounted along the arrangement. exists as a common problem.

本発明は上記問題に鑑み、ICチツプをサーマ
ルヘツド等の電子機器に実装することを容易にす
るパツド配列方法を提供することを目的とするも
のであつて、駆動出力用パツドをICチツプの一
辺に沿つて連続して配列することにより上記目的
を達成せんとするものである。したがつて、グラ
ンド用パツドは、駆動出力用パツドの配列とは別
の場所に配列されることになる。
In view of the above problems, the present invention aims to provide a pad arrangement method that makes it easy to mount an IC chip in an electronic device such as a thermal head. The purpose is to achieve the above object by arranging them continuously along the same line. Therefore, the ground pads are arranged at a different location from the drive output pads.

以下、一実施例について説明する。 An example will be described below.

第3図は第1図の回路構成を有するICチツプ
において、本発明を実施した例のパツド配置図で
ある。駆動出力用パツドO1〜O32はICチツプ6の
表面の上側の辺に沿つて連続して一列に配列さ
れ、グランド用パツドは左側の辺に沿つて3個
GND1〜GND3、右側の辺に沿つて3個GND4
GND6が配列されている。入出力信号用パツドI1
〜I8は第2図と同じである。
FIG. 3 is a pad layout diagram of an example in which the present invention is implemented in an IC chip having the circuit configuration shown in FIG. The drive output pads O 1 to O 32 are arranged in a continuous line along the upper side of the surface of the IC chip 6, and three ground pads are arranged along the left side.
GND 1 ~ GND 3 , 3 along the right side GND 4 ~
GND 6 is arranged. I/O signal pad I 1
~I 8 is the same as in Figure 2.

本発明は第2図の従来例のように出力トランジ
スタ3のエミツタを2個ずつ共通にしてグランド
用パツドに接続するものではなく、32個の出力ト
ランジスタ3のエミツタをICチツプ内で全て共
通のグランドラインに接続し、その共通のグラン
ドラインからICチツプ6の左辺に沿つて3個
GND1〜GND3、右辺に沿つて3個GND4
GND6のパツドを取り出したものである。このよ
うに、グランドを共通にすることによりグランド
パツドに対するボンデイングの歩留りが大幅に向
上する。
In the present invention, the emitters of the 32 output transistors 3 are all connected to a common ground pad within the IC chip, instead of connecting two emitters of the output transistors 3 in common to the ground pad as in the conventional example shown in FIG. Connect to the ground line, and connect 3 pieces along the left side of IC chip 6 from the common ground line.
GND 1 ~ GND 3 , 3 pieces along the right side GND 4 ~
This is the padded part of GND 6 . In this way, by making the ground common, the yield of bonding to the ground pad is greatly improved.

以上のように、本発明によれば駆動出力用パツ
ドがICチツプ表面の一辺に沿つて連続して配列
されるので、そのようなICチツプをサーマルヘ
ツドその他の電子機器に実装する場合には、例え
ばテープキヤリア方式によるときはテープ基材の
片面のみにリードパターンが形成されている通常
のテープキヤリア1枚でボンデイングを行なうこ
とができ、したがつて実装の容易なICチツプと
なる効果を達成することができる。
As described above, according to the present invention, the drive output pads are arranged continuously along one side of the surface of the IC chip, so when mounting such an IC chip in a thermal head or other electronic device, For example, when using the tape carrier method, bonding can be carried out using a single ordinary tape carrier in which a lead pattern is formed on only one side of the tape base material, thus achieving the effect of making an IC chip easy to mount. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はサーマルヘツド駆動回路に用いられる
ICチツプ1個の回路構成例を示す回路図、第2
図は第1図の回路を内蔵する従来のICチツプの
パツド配列を示す概略平面図、第3図は第1図の
回路を内蔵し本発明の一実施例を適用したICチ
ツプのパツド配列を示す概略平面図である。 6……ICチツプ、O1〜O32……駆動出力用パツ
ド、GND1〜GND6……グランド用パツド。
Figure 1 is used in a thermal head drive circuit.
Circuit diagram showing an example of the circuit configuration of one IC chip, Part 2
The figure is a schematic plan view showing the pad arrangement of a conventional IC chip incorporating the circuit shown in Fig. 1, and Fig. 3 shows the pad arrangement of an IC chip incorporating the circuit shown in Fig. FIG. 6...IC chip, O1 to O32 ...Driving output pad, GND 1 to GND 6 ...Ground pad.

Claims (1)

【特許請求の範囲】[Claims] 1 駆動出力用パツドをICチツプの一辺に沿つ
て連続して配列することを特徴とするICチツプ
のパツド配列方法。
1. An IC chip pad arrangement method characterized by arranging drive output pads continuously along one side of the IC chip.
JP57136948A 1982-08-05 1982-08-05 Pad arranging method for ic chip Granted JPS5927539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57136948A JPS5927539A (en) 1982-08-05 1982-08-05 Pad arranging method for ic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57136948A JPS5927539A (en) 1982-08-05 1982-08-05 Pad arranging method for ic chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2300174A Division JPH03175060A (en) 1990-11-05 1990-11-05 Ic chip

Publications (2)

Publication Number Publication Date
JPS5927539A JPS5927539A (en) 1984-02-14
JPH0129060B2 true JPH0129060B2 (en) 1989-06-07

Family

ID=15187254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57136948A Granted JPS5927539A (en) 1982-08-05 1982-08-05 Pad arranging method for ic chip

Country Status (1)

Country Link
JP (1) JPS5927539A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175060A (en) * 1990-11-05 1991-07-30 Ricoh Co Ltd Ic chip
JP2626389B2 (en) * 1991-12-26 1997-07-02 松下電器産業株式会社 Chip components
US5781220A (en) * 1994-07-29 1998-07-14 Kyocera Corporation Thermal head
JP2674553B2 (en) * 1995-03-30 1997-11-12 日本電気株式会社 Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878786A (en) * 1981-11-05 1983-05-12 Toshiba Corp Heat-sensitive recorder

Also Published As

Publication number Publication date
JPS5927539A (en) 1984-02-14

Similar Documents

Publication Publication Date Title
JPS59164158A (en) Thermal head
JPH0129060B2 (en)
DE69015847D1 (en) Recording device and recording head substrate for use therein.
JP2602237B2 (en) Liquid crystal display
JPH03175060A (en) Ic chip
US4516136A (en) Thermal print head
JPS6222794B2 (en)
JP2817533B2 (en) Semiconductor integrated circuit device
JP3914649B2 (en) Semiconductor device
JPS6018359A (en) thermal recording device
JP2564591B2 (en) Electronic component drive
JPH03225949A (en) Display driver integrated circuit
JPS6290948A (en) Semiconductor integrated circuit device
JPS6124995B2 (en)
JPH02292064A (en) Led printing head
JPS6334161A (en) Thermal recording head driving ic
JPH11177015A (en) Semiconductor package and intermediate board for mounting semiconductor package
JPH0195349U (en)
JP2520225B2 (en) Semiconductor integrated circuit device
JPS6159865A (en) Large-scale integrated circuit device
JP2823031B2 (en) Plane mounting structure
JPH0349255A (en) Sealing of semiconductor integrated circuit
JPS58184735A (en) Integrated circuit chip
JPS56103455A (en) Semiconductor ic device
JPS63185646A (en) Line type thermal head