JPH0129060B2 - - Google Patents
Info
- Publication number
- JPH0129060B2 JPH0129060B2 JP57136948A JP13694882A JPH0129060B2 JP H0129060 B2 JPH0129060 B2 JP H0129060B2 JP 57136948 A JP57136948 A JP 57136948A JP 13694882 A JP13694882 A JP 13694882A JP H0129060 B2 JPH0129060 B2 JP H0129060B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- gnd
- pad
- ground
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、サーマルヘツド、デイスプレイ、セ
ンサーアレイなど電子機器の駆動回路として使用
されるIC（SSI、MSI、LSIなどの集積回路）チツ
プのパツドの配列方法に関する。
ンサーアレイなど電子機器の駆動回路として使用
されるIC（SSI、MSI、LSIなどの集積回路）チツ
プのパツドの配列方法に関する。
サーマルヘツドには、長手方向に沿つて配列さ
れた発熱抵抗体に沿つて駆動回路としてのICチ
ツプを配列したものがある。そのようなICチツ
プ１個の回路構成の一例としては、第１図に示さ
れるように、クロツク端子CLOCKからのクロツ
ク信号のタイミングでデータ入力端子DATAIN
からデータを入力して歩進させるシフトレジスタ
１と、ロード端子からのロード信号によ
りシフトレジスタ１から信号を入力し、保持する
ラツチ回路２と、ラツチ回路２に保持された信号
に基づいて発熱抵抗体（図示せず）を駆動し通電
加熱させる出力トランジスタ３と、ストローブ端
子からのストローブ信号により出力ト
ランジスタ３が動作するタイミングを制御するゲ
ート４とを備えたものがある。このICはチツプ
当り32個の発熱抵抗体を駆動するものであつて、
シフトレジスタ１及びラツチ回路２は共に32ビツ
トの容量を有し、出力トランジスタ３及びゲート
４はそれぞれ32個ずつ設けられ、出力トランジス
タ３のコレクタにつながり発熱抵抗体に接続され
る駆動出力用パツド32個O1〜O32設けられてい
る。なお、端子はシフトレジスタ１のク
リア用端子、端子VDD及びVSSはシフトレジスタ
１とラツチ回路２自体を駆動するための電源端子
及びグランド端子である。このようなICチツプ
は発熱抵抗体の数に応じて必要な数だけ設けられ
る。
れた発熱抵抗体に沿つて駆動回路としてのICチ
ツプを配列したものがある。そのようなICチツ
プ１個の回路構成の一例としては、第１図に示さ
れるように、クロツク端子CLOCKからのクロツ
ク信号のタイミングでデータ入力端子DATAIN
からデータを入力して歩進させるシフトレジスタ
１と、ロード端子からのロード信号によ
りシフトレジスタ１から信号を入力し、保持する
ラツチ回路２と、ラツチ回路２に保持された信号
に基づいて発熱抵抗体（図示せず）を駆動し通電
加熱させる出力トランジスタ３と、ストローブ端
子からのストローブ信号により出力ト
ランジスタ３が動作するタイミングを制御するゲ
ート４とを備えたものがある。このICはチツプ
当り32個の発熱抵抗体を駆動するものであつて、
シフトレジスタ１及びラツチ回路２は共に32ビツ
トの容量を有し、出力トランジスタ３及びゲート
４はそれぞれ32個ずつ設けられ、出力トランジス
タ３のコレクタにつながり発熱抵抗体に接続され
る駆動出力用パツド32個O1〜O32設けられてい
る。なお、端子はシフトレジスタ１のク
リア用端子、端子VDD及びVSSはシフトレジスタ
１とラツチ回路２自体を駆動するための電源端子
及びグランド端子である。このようなICチツプ
は発熱抵抗体の数に応じて必要な数だけ設けられ
る。
ところで、第１図の回路図上は、グランド端子
GNDに接続される出力トランジスタ３のエミツ
タが全て共通のグランドラインに接続されている
かの如く表現されているが、実装上は出力トラン
ジスタ２個当り１個の割でグランド用パツドが駆
動出力用パツドO1〜O32と同じ方向に取り出され
ている。そのため、ICチツプのパツド配列は、
第２図に示されるように、チツプ５の一辺に沿つ
て駆動出力用パツドO1〜O32の２個に１個の割で
グランド用端子GND1〜GND16が配列されてい
る。I1〜I8はDATA IN、CLOCKその他の入出
力信号用端子のためのパツドである。
GNDに接続される出力トランジスタ３のエミツ
タが全て共通のグランドラインに接続されている
かの如く表現されているが、実装上は出力トラン
ジスタ２個当り１個の割でグランド用パツドが駆
動出力用パツドO1〜O32と同じ方向に取り出され
ている。そのため、ICチツプのパツド配列は、
第２図に示されるように、チツプ５の一辺に沿つ
て駆動出力用パツドO1〜O32の２個に１個の割で
グランド用端子GND1〜GND16が配列されてい
る。I1〜I8はDATA IN、CLOCKその他の入出
力信号用端子のためのパツドである。
しかしながら、サーマルヘツドでは発熱抵抗体
は一方向に連続して配列されているのに対し、上
記のICチツプは上述第２図のように駆動出力用
パツドO1〜O32とグランド用パツドGND1〜
GND16とが２：１の割ではあるが交互に配列さ
れているため、このようなICチツプ５を例えば
テープキヤリヤ方式によりサーマルヘツドに実装
する場合には、駆動出力用パツドとグランド用パ
ツドとはテープキヤリヤ上で互いに逆方向に向か
うリードに接続する必要があり、したがつて、駆
動出力用パツドO1〜O32とグランド用パツド
GND1〜GND16からなるパツド配列をテープキヤ
リアの同一面内に形成されているリードにボンデ
イング（インナーリードボンデイング）すること
はできない。そこで、テープ基材の両面にリード
パターンが形成されたテープキヤリアを使用した
り、通常のテープキヤリアを２枚使用したりする
必要がある。そして、そのような実装方法は、サ
ーマルヘツドの組立て工程の面からも、歩留りの
面からも、延いてはコストの面からも不利益を伴
なうものである。
は一方向に連続して配列されているのに対し、上
記のICチツプは上述第２図のように駆動出力用
パツドO1〜O32とグランド用パツドGND1〜
GND16とが２：１の割ではあるが交互に配列さ
れているため、このようなICチツプ５を例えば
テープキヤリヤ方式によりサーマルヘツドに実装
する場合には、駆動出力用パツドとグランド用パ
ツドとはテープキヤリヤ上で互いに逆方向に向か
うリードに接続する必要があり、したがつて、駆
動出力用パツドO1〜O32とグランド用パツド
GND1〜GND16からなるパツド配列をテープキヤ
リアの同一面内に形成されているリードにボンデ
イング（インナーリードボンデイング）すること
はできない。そこで、テープ基材の両面にリード
パターンが形成されたテープキヤリアを使用した
り、通常のテープキヤリアを２枚使用したりする
必要がある。そして、そのような実装方法は、サ
ーマルヘツドの組立て工程の面からも、歩留りの
面からも、延いてはコストの面からも不利益を伴
なうものである。
このような問題点は、サーマルヘツドに限ら
ず、デイスプレイ、センサーアレイなどのように
表示素子や検出素子を多数配列し、その配列に沿
つて駆動回路としてのICチツプを配置して実装
する装置においては、共通の問題点として存在す
るものである。
ず、デイスプレイ、センサーアレイなどのように
表示素子や検出素子を多数配列し、その配列に沿
つて駆動回路としてのICチツプを配置して実装
する装置においては、共通の問題点として存在す
るものである。
本発明は上記問題に鑑み、ICチツプをサーマ
ルヘツド等の電子機器に実装することを容易にす
るパツド配列方法を提供することを目的とするも
のであつて、駆動出力用パツドをICチツプの一
辺に沿つて連続して配列することにより上記目的
を達成せんとするものである。したがつて、グラ
ンド用パツドは、駆動出力用パツドの配列とは別
の場所に配列されることになる。
ルヘツド等の電子機器に実装することを容易にす
るパツド配列方法を提供することを目的とするも
のであつて、駆動出力用パツドをICチツプの一
辺に沿つて連続して配列することにより上記目的
を達成せんとするものである。したがつて、グラ
ンド用パツドは、駆動出力用パツドの配列とは別
の場所に配列されることになる。
以下、一実施例について説明する。
第３図は第１図の回路構成を有するICチツプ
において、本発明を実施した例のパツド配置図で
ある。駆動出力用パツドO1〜O32はICチツプ６の
表面の上側の辺に沿つて連続して一列に配列さ
れ、グランド用パツドは左側の辺に沿つて３個
GND1〜GND3、右側の辺に沿つて３個GND4〜
GND6が配列されている。入出力信号用パツドI1
〜I8は第２図と同じである。
において、本発明を実施した例のパツド配置図で
ある。駆動出力用パツドO1〜O32はICチツプ６の
表面の上側の辺に沿つて連続して一列に配列さ
れ、グランド用パツドは左側の辺に沿つて３個
GND1〜GND3、右側の辺に沿つて３個GND4〜
GND6が配列されている。入出力信号用パツドI1
〜I8は第２図と同じである。
本発明は第２図の従来例のように出力トランジ
スタ３のエミツタを２個ずつ共通にしてグランド
用パツドに接続するものではなく、32個の出力ト
ランジスタ３のエミツタをICチツプ内で全て共
通のグランドラインに接続し、その共通のグラン
ドラインからICチツプ６の左辺に沿つて３個
GND1〜GND3、右辺に沿つて３個GND4〜
GND6のパツドを取り出したものである。このよ
うに、グランドを共通にすることによりグランド
パツドに対するボンデイングの歩留りが大幅に向
上する。
スタ３のエミツタを２個ずつ共通にしてグランド
用パツドに接続するものではなく、32個の出力ト
ランジスタ３のエミツタをICチツプ内で全て共
通のグランドラインに接続し、その共通のグラン
ドラインからICチツプ６の左辺に沿つて３個
GND1〜GND3、右辺に沿つて３個GND4〜
GND6のパツドを取り出したものである。このよ
うに、グランドを共通にすることによりグランド
パツドに対するボンデイングの歩留りが大幅に向
上する。
以上のように、本発明によれば駆動出力用パツ
ドがICチツプ表面の一辺に沿つて連続して配列
されるので、そのようなICチツプをサーマルヘ
ツドその他の電子機器に実装する場合には、例え
ばテープキヤリア方式によるときはテープ基材の
片面のみにリードパターンが形成されている通常
のテープキヤリア１枚でボンデイングを行なうこ
とができ、したがつて実装の容易なICチツプと
なる効果を達成することができる。
ドがICチツプ表面の一辺に沿つて連続して配列
されるので、そのようなICチツプをサーマルヘ
ツドその他の電子機器に実装する場合には、例え
ばテープキヤリア方式によるときはテープ基材の
片面のみにリードパターンが形成されている通常
のテープキヤリア１枚でボンデイングを行なうこ
とができ、したがつて実装の容易なICチツプと
なる効果を達成することができる。
第１図はサーマルヘツド駆動回路に用いられる
ICチツプ１個の回路構成例を示す回路図、第２
図は第１図の回路を内蔵する従来のICチツプの
パツド配列を示す概略平面図、第３図は第１図の
回路を内蔵し本発明の一実施例を適用したICチ
ツプのパツド配列を示す概略平面図である。 ６……ICチツプ、O1〜O32……駆動出力用パツ
ド、GND1〜GND6……グランド用パツド。
ICチツプ１個の回路構成例を示す回路図、第２
図は第１図の回路を内蔵する従来のICチツプの
パツド配列を示す概略平面図、第３図は第１図の
回路を内蔵し本発明の一実施例を適用したICチ
ツプのパツド配列を示す概略平面図である。 ６……ICチツプ、O1〜O32……駆動出力用パツ
ド、GND1〜GND6……グランド用パツド。
Claims (1)
- １ 駆動出力用パツドをICチツプの一辺に沿つ
て連続して配列することを特徴とするICチツプ
のパツド配列方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136948A JPS5927539A (ja) | 1982-08-05 | 1982-08-05 | サーマルヘッド用ｉｃチップのパッド配列方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136948A JPS5927539A (ja) | 1982-08-05 | 1982-08-05 | サーマルヘッド用ｉｃチップのパッド配列方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2300174A Division JPH03175060A (ja) | 1990-11-05 | 1990-11-05 | Ｉｃチップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5927539A JPS5927539A (ja) | 1984-02-14 |
| JPH0129060B2 true JPH0129060B2 (ja) | 1989-06-07 |
Family
ID=15187254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57136948A Granted JPS5927539A (ja) | 1982-08-05 | 1982-08-05 | サーマルヘッド用ｉｃチップのパッド配列方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927539A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03175060A (ja) * | 1990-11-05 | 1991-07-30 | Ricoh Co Ltd | Ｉｃチップ |
| JP2626389B2 (ja) * | 1991-12-26 | 1997-07-02 | 松下電器産業株式会社 | チップ部品 |
| US5781220A (en) * | 1994-07-29 | 1998-07-14 | Kyocera Corporation | Thermal head |
| JP2674553B2 (ja) * | 1995-03-30 | 1997-11-12 | 日本電気株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5878786A (ja) * | 1981-11-05 | 1983-05-12 | Toshiba Corp | 感熱記録装置 |
-
1982
- 1982-08-05 JP JP57136948A patent/JPS5927539A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5927539A (ja) | 1984-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59164158A (ja) | サ−マルヘツド | |
| JPS5927539A (ja) | サーマルヘッド用ｉｃチップのパッド配列方法 | |
| DE69015847D1 (de) | Aufzeichnungsgerät und Aufzeichnungskopfsubstrat für die Verwendung darin. | |
| JP2602237B2 (ja) | 液晶表示装置 | |
| JPH03175060A (ja) | Ｉｃチップ | |
| JPS6222794B2 (ja) | ||
| JP3914649B2 (ja) | 半導体装置 | |
| JPS6018359A (ja) | 感熱記録装置 | |
| JP2564591B2 (ja) | 電子部品駆動装置 | |
| JPH03225949A (ja) | ディスプレイドライバー集積回路 | |
| JP3434959B2 (ja) | ヘッド駆動用ｉｃ | |
| JPS60107366A (ja) | サ−マルヘツド | |
| JP2527723B2 (ja) | 半導体集積回路装置 | |
| JPS6124995B2 (ja) | ||
| JPH02292064A (ja) | Ｌｅｄプリントヘッド | |
| JPS61214549A (ja) | 電子回路アセンブリ | |
| JPH11177015A (ja) | 半導体パッケージおよび半導体パッケージ実装用中間基板 | |
| JPS6334161A (ja) | 感熱記録ヘツド駆動用ｉｃ | |
| JPH0195349U (ja) | ||
| JP2520225B2 (ja) | 半導体集積回路装置 | |
| JP2823031B2 (ja) | 平面実装構造 | |
| JPS6159865A (ja) | 大規模集積回路チツプ | |
| JPH0349255A (ja) | 半導体集積回路の封止方式 | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JP2626389B2 (ja) | チップ部品 |