JPH01291377A - 信号名配置決定方式 - Google Patents

信号名配置決定方式

Info

Publication number
JPH01291377A
JPH01291377A JP63121422A JP12142288A JPH01291377A JP H01291377 A JPH01291377 A JP H01291377A JP 63121422 A JP63121422 A JP 63121422A JP 12142288 A JP12142288 A JP 12142288A JP H01291377 A JPH01291377 A JP H01291377A
Authority
JP
Japan
Prior art keywords
wiring
signal
signal name
wiring route
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63121422A
Other languages
English (en)
Inventor
Rumiko Imai
今井 るみ子
Hisashi Ishizaki
石崎 久司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63121422A priority Critical patent/JPH01291377A/ja
Publication of JPH01291377A publication Critical patent/JPH01291377A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は信号名配置決定方式に関し、特に論理回路情報
を用いて決定された信号配線ルートの各々に対してその
配線ルートの信号名を付与配置するようにした信号名配
置決定方式に関するものである。
良氷韮韮 複数のゲート回路や論理回路ブロックから構成される論
理回路図では、設計者自身が物理的部品や集積回路図の
セルブロックを指定し、その接続情報の信号名を信号線
上に表示して論理回路図を生成している。
特に、論理回路情報を用いて回路配線決定方式かなされ
る場合、他の配線との考慮がなされないなめに、配線パ
ターンが複雑化することがある。
この様な複雑な配線パターン上に各配線の信号名を付与
配置すると、種々の問題が生する。
すなわち、信号線上に配置された信号名を他の信号線が
通過すると、その信号名と配線とが重なり、よって視覚
的にその信号名を識別することが困難となる。そこで、
その信号名を配線禁止エリアとして他の配線が通過でき
ないようにすると、その信号線は他のルートを探すか、
信号名だけを避けるという複雑なパターンとなり、配線
長が大となる欠点がある。
北曹しと駈的 そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、視覚
的な識別を容易とし、また配線ルートも最適化すること
ができる信号配線手段を提供することにある。
i匪夜庸蔦 本発明によれば、回路情報を用いて決定された信号配線
ルートの各々に対してその配線ルートの信号名を付与配
置する信号名配置決定方式であって、前記配線ルートの
終端ピン側から始端ピン側へ向けて、その配線ルートの
信号名を配置するに十分なスペースを検索する手段を設
け、この検索の結果前記終端ピン側に近い最適位置をそ
の信号名の配置位置とするようにしたことを特徴とする
信号名配線決定方式か得られる。
笈甚舅 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のシステムブロック図である。
本発明の実施例は、データの入出力を行う入出力装置1
と、この入出力装置1により入力されたデータの演算処
理を行う演算処理装置2と、演算処理されたデータを記
憶するデータ記憶装置3と、論理回路図シンボル配置8
1横4と、論理回路図配線機m5とにより構成されてい
る。
論理回路図シンボル配置機構4は、論理回路図を構成す
る各タート回路や論理回路ブロックの回路図上における
位置を決定する機能を有し、既に公知の回路技術を用い
ることかできる。論理回路図配線機′!f45は、論理
回路図シンボル配置機構4により配置された各回路シン
ボル相互間の信号線配線ルートを決定する信号線配線手
段51と、決定された信号線配線ルートの各々に対して
夫々対応する信号名を付与配置する信号名最適化配置手
段52とを有している。
第2図はこの論理回路図配線機構5の動作をン丁りすフ
ローチャートであり、ステップ11〜16が信号配線手
段51の動作フロー、ステップ17〜20が信号名最適
化配置手段52の動作フローである。第3図及び第4図
は本発明の実施例の具体例を説明する図である。
先ず、第3図を参照すると、回路ブロック及びゲート回
路で構成された論理回路図の例であり、信号線上に回路
シンボルのピンの論理接続情報としての信号名が配置さ
れており、従って、既に配置された信号名の上を通過す
る信号線を回避するために信号線が回り込んで配線され
ている。よって配線長が長く、配線パターンが複雑にな
る(h)。信号名(a)の配置のために隣接するシンボ
ルの配線(c)に影響か出て、その接続相手(d)は配
線可能であっても未結線が発生する。また、未結線を発
生しないように無理に配線すると信号名を通過する(e
)のような配線ルートになってしまう。
第4図は信号名をシンボルのピンの論理接続情報として
のみ扱うのではなく信号網に対する名前として扱い、最
適な位置に信号名を配置した図である。(a)の信号名
が第3図から第4図の位置に移ることにより信号線(c
)−(’d)のルートが配線可能になる。また、信号網
(e)、(h)。
−5= (i)のように信号網内の最適位置を探すことにより、
視覚的に見易い回路図となる。信号名(g)についても
外部端子(f)の近くに配置されることにより、回路設
計者に読取り易いものとなる。
次に、第2図のフローチャートを用いて本発明の実施例
の動作を説明する。論理回路のシンボル配置情報及び相
互接続情報を用いて接続配線の始点及び終点を決定する
のであるか(ステップ11)この場合、接続配線の始点
はファンアウト側(信号出力側)とし、終点はファンイ
ン側(信号入力側)とする。
これ等始点及び終端間の最適の配線ルートが探索され(
ステップ12)、最短配線ルートでも垂直方向のルート
ができるたけ少ないルートが最適配線ルートとされる(
ステップ13)。もっとも、このとき既に決定されてい
る他の配線ルートに対して付与配置された信号名上を当
該最適配線ルートが通るようであれば、この信号名上を
避けたルートとされる(ステップ14)。こうして最適
ルートが決定されれば、配線ルートの決定となるか(ス
テップ16)、そうでなければ配線ルートが決定するま
でステップ12〜】6までの処理が繰返される(ステッ
プ15)。
こうして決定された最適配線ルー1−に対して信号名を
付与配置する必要があるが、この信号名の配置位置の決
定がステップ17〜20により行われる。すなわち、当
該配線ルートの終端であるファンインピン(則から女合
点であるファンアラ1〜ピン側へ向けて、当該配線ルー
ト上のとの位置か信号名の付与位置に最適であるかが探
索される(ステップ17)、終端のファンインピン側(
第4図ではf)において、信号名(SIG3)を((与
装置するに十分なスペースか存在ずれは、そのスペース
が最優先して信号名配置位置とされる。もつとも、配線
溝のルート上に信号名が配置されることになれは、これ
を避ける処理が行われる(ステップ18)。
第4図のa、i、hて示ず様な信号名の場合、すなわち
、配線ルー1−のファンイン側が他の回路ページ(一般
に回路図は複数紙葉に亘ることか多い)へ導出される場
合には、その配線ルートの同ページにおける終端部分に
信号名が配置されるのである。こうして信号名の最適配
置位置が最終的に決定されるか(ステップ20)、不適
であれば再びステップ17からやり直される(ステップ
19)。
発明の効果 叙上の如く、本発明によれは、論理回路接続情報におけ
る配線ルートの信号名配置位置を最適化することかでき
るので、視覚的に識別し易い回路図を得ることか可能と
なるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの動作フローチャート、第3図及び第4図は
本発明の実施例の動作を説明する具体例の回路図である
。 主要部分の符号の説明 51・・・・・・信号線配線手段

Claims (1)

    【特許請求の範囲】
  1. (1)回路情報を用いて決定された信号配線ルートの各
    々に対してその配線ルートの信号名を付与配置する信号
    名配置決定方式であって、前記配線ルートの終端ピン側
    から始端ピン側へ向けて、その配線ルートの信号名を配
    置するに十分なスペースを検索する手段を設け、この検
    索の結果前記終端ピン側に近い最適位置をその信号名の
    配置位置とするようにしたことを特徴とする信号名配置
    決定方式。
JP63121422A 1988-05-18 1988-05-18 信号名配置決定方式 Pending JPH01291377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63121422A JPH01291377A (ja) 1988-05-18 1988-05-18 信号名配置決定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63121422A JPH01291377A (ja) 1988-05-18 1988-05-18 信号名配置決定方式

Publications (1)

Publication Number Publication Date
JPH01291377A true JPH01291377A (ja) 1989-11-22

Family

ID=14810755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63121422A Pending JPH01291377A (ja) 1988-05-18 1988-05-18 信号名配置決定方式

Country Status (1)

Country Link
JP (1) JPH01291377A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08212239A (ja) * 1995-01-31 1996-08-20 Nec Corp 文字等の自動配置cad装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08212239A (ja) * 1995-01-31 1996-08-20 Nec Corp 文字等の自動配置cad装置

Similar Documents

Publication Publication Date Title
US5046017A (en) Wiring design for semiconductor integrated circuit
KR100413861B1 (ko) 집적회로의표준셀영역내에예비셀을분배하기위한방법및장치
JPH07152802A (ja) 配線設計方法
JP2753263B2 (ja) 半導体集積回路の自動配線方法
US4768154A (en) Computer aided printed circuit board wiring
EP0612023A2 (en) Net diagram routing method
US6442740B1 (en) Clock signal analysis device and clock signal analysis method
KR970063709A (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
JPH01291377A (ja) 信号名配置決定方式
CN1316412C (zh) 半导体集成电路的设计数据的处理方法
US6588001B1 (en) Method for inserting repeater cells in a deep sub-micron design
JP2862039B2 (ja) 自動レイアウトシステム
JPH1167923A (ja) 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
JP2921294B2 (ja) レイアウト設計方法
JPS60178795A (ja) 状態遷移図作成処理方式
JPH05102308A (ja) 半導体集積回路の自動レイアウト手法
US6442744B1 (en) Method and apparatus for improving auto-placement in semiconductor integrated circuit design
JPH0661349A (ja) 回路図による素子のグループ化方法
JP3102408B2 (ja) 信号遅延低減方法及び装置
JP2580982B2 (ja) Lsi電源配線レイアウトシステム
JPH11259555A (ja) マクロの設計方法
JP2946682B2 (ja) 集積回路設計装置
JPH0520392A (ja) Lsiシステムの設計支援装置
JP2000172736A (ja) 集積回路レイアウト設計装置及び集積回路レイアウト設計方法並びにその制御プログラムを記録した記録媒体