JPH01291446A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01291446A JPH01291446A JP12258788A JP12258788A JPH01291446A JP H01291446 A JPH01291446 A JP H01291446A JP 12258788 A JP12258788 A JP 12258788A JP 12258788 A JP12258788 A JP 12258788A JP H01291446 A JPH01291446 A JP H01291446A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- pattern
- wiring
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置などの多結晶シリコン配線形成
方法に関する。
方法に関する。
この発明は、半導体装置などの多結晶シリコン配線形成
方法において、配線部以外の金属に不純物をドープする
ことにより異方性エツチングを高′速で行うことを可能
にしたものである。
方法において、配線部以外の金属に不純物をドープする
ことにより異方性エツチングを高′速で行うことを可能
にしたものである。
従来、まず第２図（ａｌに示すように絶縁膜３及び多結
晶シリコン膜２ （リン等の不純物がドープされている
場合が多い）の形成された半導体基板４に、ホトレジス
トを塗布し、焼付、露光、現像により所定の配線パター
ンを形成する。
晶シリコン膜２ （リン等の不純物がドープされている
場合が多い）の形成された半導体基板４に、ホトレジス
トを塗布し、焼付、露光、現像により所定の配線パター
ンを形成する。
次に第２図ｆｂｌに示すように多結晶シリコン膜２をエ
ツチングにより除去する。ついで、第２図（Ｃ１に示す
ようにホトレジスト１を除去し、多結晶シリコン配線２
Ｂとする。
ツチングにより除去する。ついで、第２図（Ｃ１に示す
ようにホトレジスト１を除去し、多結晶シリコン配線２
Ｂとする。
しかし、従来の製造方法では、第２図（ｂｌに示すよう
に、多結晶シリコン膜２をエツチングする際、ケミカル
エツチング等では、等友釣にエツチングされてしまうた
め多結晶シリコン配線２Ｂは所定のレジスト１より細く
なるという欠点を有していた。
に、多結晶シリコン膜２をエツチングする際、ケミカル
エツチング等では、等友釣にエツチングされてしまうた
め多結晶シリコン配線２Ｂは所定のレジスト１より細く
なるという欠点を有していた。
そこで、この発明は従来のこのような欠点を解決するた
め、金属膜の異方的なエツチング方法を提供することを
目的としている。
め、金属膜の異方的なエツチング方法を提供することを
目的としている。
上記課題を解決するために、本発明においては、多結晶
シリコン膜の一部にリン等の不純物をドーピングするこ
とにより、異方的なエツチングが行えるようにした。
シリコン膜の一部にリン等の不純物をドーピングするこ
とにより、異方的なエツチングが行えるようにした。
上記のように、多結晶シリコン膜の一部にリン等の不純
物をドーピングすることにより゛不純物濃度差ができ、
その濃度差により異方的なエツチングが可能となる。
物をドーピングすることにより゛不純物濃度差ができ、
その濃度差により異方的なエツチングが可能となる。
以下に、この発明の実施例を図面に基づいて説明する。
第１図（ａｌに示すように絶縁膜３及び多結晶ンリコン
膜２の形成された半導体基板４に、ホトレジストを塗布
し、焼付、露光、現像により所定の配線パターンを形成
する。次に、第１図ｆｂｌに示すように、リン等の不純
物をイオン注入し、配線パターンを除く部分の不純物濃
度を配線部分に比較し十分濃くする。次いで、第１図（
ｃ＋に示すように多結晶シリコン膜２エツチングにより
除去する。この時、不純物濃度の濃い部分は薄い部分に
比ベエッチング速度が速いので、多結晶シリコンのパタ
ーン２Ａは、所定のレジス）１とほぼ同一サイズで形成
される。この後、第１図ｆｄｌに示すようにホトレジス
トｌを除去し多結晶シリコン配線２Ａを形成することが
できる。
膜２の形成された半導体基板４に、ホトレジストを塗布
し、焼付、露光、現像により所定の配線パターンを形成
する。次に、第１図ｆｂｌに示すように、リン等の不純
物をイオン注入し、配線パターンを除く部分の不純物濃
度を配線部分に比較し十分濃くする。次いで、第１図（
ｃ＋に示すように多結晶シリコン膜２エツチングにより
除去する。この時、不純物濃度の濃い部分は薄い部分に
比ベエッチング速度が速いので、多結晶シリコンのパタ
ーン２Ａは、所定のレジス）１とほぼ同一サイズで形成
される。この後、第１図ｆｄｌに示すようにホトレジス
トｌを除去し多結晶シリコン配線２Ａを形成することが
できる。
この発明は、以上説明したように、複雑な工程を追加す
ることなく、従来のエツチング方法で多結晶シリコンの
異方的なエツチングが可能となり所定のパターン通りの
配線ができるという効果がある。
ることなく、従来のエツチング方法で多結晶シリコンの
異方的なエツチングが可能となり所定のパターン通りの
配線ができるという効果がある。
第１図（ａｌ〜（ｄｉは、この発明の配線形成方法の工
程順断面図、第２図＋ａ＋〜ｔｃ＋は、従来の配線形成
方法の工程順断面図である。 ｌ・・・ホトレジスト ２・・・多結晶シリコン膜 ３・・・絶縁膜 ４・・・半導体恭板 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助配特形へ万：太
の工程順片面面 第 １ 図
程順断面図、第２図＋ａ＋〜ｔｃ＋は、従来の配線形成
方法の工程順断面図である。 ｌ・・・ホトレジスト ２・・・多結晶シリコン膜 ３・・・絶縁膜 ４・・・半導体恭板 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助配特形へ万：太
の工程順片面面 第 １ 図
Claims (1)
- 絶縁膜の形成された半導体基板上に多結晶シリコン膜
を形成し、この金属膜上の配線部にホトレジスト膜を形
成し、ついでこの金属膜中に不純物をドープした後この
金属膜のエッチングを行い、ホトレジスト膜を除去する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12258788A JPH01291446A (ja) | 1988-05-19 | 1988-05-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12258788A JPH01291446A (ja) | 1988-05-19 | 1988-05-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291446A true JPH01291446A (ja) | 1989-11-24 |
Family
ID=14839611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12258788A Pending JPH01291446A (ja) | 1988-05-19 | 1988-05-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593906A (en) * | 1992-03-09 | 1997-01-14 | Nec Corporation | Method of processing a polysilicon film on a single-crystal silicon substrate |
-
1988
- 1988-05-19 JP JP12258788A patent/JPH01291446A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593906A (en) * | 1992-03-09 | 1997-01-14 | Nec Corporation | Method of processing a polysilicon film on a single-crystal silicon substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3437533A (en) | Method of fabricating semiconductor devices | |
| JPH01291446A (ja) | 半導体装置の製造方法 | |
| JPS62125633A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| JPH05217959A (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS61201473A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH10209166A (ja) | 半導体装置の製造方法 | |
| JPH02229463A (ja) | 半導体装置の製造方法 | |
| JPH01135016A (ja) | 半導体装置の製造方法 | |
| JPS6254452A (ja) | 半導体装置の製造方法 | |
| JPS59172725A (ja) | 半導体装置の製造方法 | |
| JPS59117217A (ja) | 半導体素子の製造方法 | |
| JPH04196423A (ja) | 半導体装置の製造方法 | |
| JPH05129294A (ja) | 半導体装置の製造方法 | |
| JPH02307222A (ja) | 半導体装置 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS5839777A (ja) | エツチング方法 | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| JPS62208673A (ja) | 半導体装置の製造方法 |