JPH01291575A - フレーム検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複合映像信号から偶数フィールドが奇数フィ
ールドかを表すフレーム検出信号を得るフレーム検出回
路に関するものである。

［従来の技術］ 従来、この種の装置として特開昭６２−１９０９７２号
公報に開示されたものがあり、第２図にその構成を示す
。第２図において、入力端子１がら入力された複合同期
信号は微分器２に与えられ、微分器２によってこの複合
同期信号の立上りエツジから（談少時間たけハイレベル
にあるリセット信号が作られ、このリセッｌへ信号がア
ンド回路３を介してカウンタ４に与えらｈてカウンタ４
をリセットする４ようになされている。また、カウンタ
４のクロック入力端子には、クロック発生回路５から水
平同期周波数の６＠の周波数を有するクロック信号がア
ンド回路６を介して入力されている。

また、カウンタ４の出力端子にはアンド回路７及びアン
ド回路８が接続されている。アンド回路７は、カウンタ
４がリセットされた後、クロック信号が２回入力される
と、すなわち複合同期信号の立上りエツジから水平同期
周期の１／６〜１／３倍程度の時間経過すると、その出
力信号がハイレベルとなるように接続されている。他方
、アンド回路８は、カウンタ４にクロック信号が５回入
力されると、すなわち複合同期信号の立上りエツジから
水平同期周期の２／３〜５／６倍程度の時間経過すると
、その出力信号がハイレベルとなるように接続されてい
る。

アンド回路８の出力信号はアンド回路３に入力されると
共に、インバータ回路９を介してアンド回路６に与えら
れる。したがって、カウンタ４は、複合同期信号の立上
りエツジからクロック信号が５個与えられるまで次のリ
セット信号が与えられない状態となり、またタロツク信
号が５個与えられると次のリセット信号が与えられるま
でクロック信号の入力を禁止する状態となる。

このようなカウンタ４の出力信号に応じてアンド回路７
及び８が動作するので、アンド回路７及び８からはそれ
ぞれ、等価パルス信号が除去された、しかも、複合同期
信号に対して水平同期周期の１／′６〜１／３倍、及び
２／３〜５／６倍の時間だけ位相が遅れた水平同期信号
が出力される。

ところで、複合同期信号においては、垂直同期期間が水
平同期信号と同期した奇数フィールドと、垂直同期期間
が水平同期信号より水平同期周期の１／２倍だけ遅れて
始まる偶数フィールドとが存在する。

上述したアンド回路７及び８の出力信号で複合同期信号
を、ラッチ凹ｉｉ４１０及び１１によってラッチするよ
うにすると、水平同期周期だけ異なる論理レベルをとる
ラッチ信号が得られるが、アンド回路７及び８の出力信
号の位相が上述のように水平間開パルス信号に対して水
平同期周期の１／２倍だけ異なるので、奇数フィールド
ではラッチ回路１０のラッチ信号がラッチ回路１１のラ
ッチ信号より進み位相となり、偶数フィールドではラッ
チ回路１０のラッチ信号がラッチ回路１１のラッチ信号
より遅れ位相となる。

このようなフィールドによってラッチ回路１０及び１１
のラッチ信号の位相が異なることを利用して、これらラ
ッチ回路１０及び１１のラッチ信号からラッチ回路１２
及び１３を用いてフィールド毎に論理レベルが反転する
フレーム検出信号を得るようにしている。

［発明が解決しようとする課題］ しかしながら、上述の従来回路によれば、クロック発生
回路５が複合同期信号と非同期のクロック信号を発生ず
るため、カウンタ４がリセットされてから水平同期周期
の１／６倍及び２／３倍程度だけ遅れてアンド回路７及
び８から出力信号が送出されることがあり、等価パルス
信号が除去されていない水平同期信号が出力されること
も生じていた。その結果、フレーム検出信号も不正確な
ものが出力される場合があった。かかる不都合を解決す
るため、クロック信号を複合同期信号に同期させること
も考えられるが、その分だけ構成が大形、複雑なものに
なってしまう。

本発明は、以上の点を考慮してなされたものであり、ク
ロック発生回路を用いることのない簡易な構成によって
正確なフレーム検出信号を得ることのできるフレーム検
出回路を提供しようとするものである。

［課題を解決するための手段］ かかる課題を解決するため、第１の本発明においては、
複合映像信号から複合同期信号を分離する複合同期分離
回路と、複合映像信号から、複合同期信号における垂直
同期期間の開始縁より時間Ｔｌ　（Ｔｌ＜Ｈ／２　：　
Ｈは水平同期周期）だけ遅延させた垂直同期信号を分離
する垂直同期分離回路と、垂直同期信号の前縁から時間
Ｔ２　（Ｈ／２＜Ｔ２＜Ｈ−Ｔ１）のパルス幅を持つパ
ルス信号を発生させるパルス発生回路とを設けた。また
、分離された複合同期信号における水平同期パルス信号
の前縁から時間Ｔ３　（Ｈ／２＜Ｔ３＜Ｈ）のパルス幅
を持つ水平同期信号を発生させる水平同期信号発生回路
と、この水平同期信号を微分し、パルス幅が時間Ｔ１よ
り短い時間Ｔ４である微分信号を出力する微分回路とを
備えた。さらに、微分回路からの微分信号がパルス発生
回路からのパルス信号の有意期間にあるか否かを判別し
てその判別状態を示すフレーム検出信号を出力するフィ
ールド判別回路を設けた。

また、第２の本発明においては、複合映像信号から複合
同期信号を分離する複合同期分離回路と、複合映像信号
から、複合同期信号における垂直同期期間の開始縁より
時間Ｔ５　（Ｔ５＜Ｈ／２　：　Ｈは水平同期周期）だ
け遅延させた垂直同期信号を分離する垂直同期分離回路
とを設けた。また、垂直同期信号の前縁から時間Ｔ　６
　（Ｔ　５　＋　Ｔ　６　＜　Ｈ／２）のパルス幅を持
つパルス信号を発生させるパルス発生回路と、分離され
た複合同期信号における水平同期パルス信号の前縁から
時間Ｔ７　（Ｈ／２＋等価パルス幅＜Ｔ７＜Ｈ）のパル
ス幅を持つ水平同期信号を発生させる水平同期信号発生
回路とを設けた。さらに、パルス発生回路からのパルス
信号が水平同期信号発生回路からの水平同期信号の有意
期間にあるか否かを判別してその判別状態を示すフレー
ム検出信号を出力するフィールド判別回路を設けた。

［作用］ 第１の本発明においては、複合映像信号から、垂直同期
分離回路によって複合同期信号における垂直同期期間の
開始縁より時間Ｔ１だけ遅延させた垂直同期信号を分離
し、分離された垂直同期信号の前縁から時間Ｔ２のパル
ス幅を持つパルス信号をパルス発生回路が発生させてフ
ィールド判別回路に与える。

他方、複合同期分離回路から出力された複合同期信号か
ら、水平同期信号発生回路によってその複合同期信号に
おける水平同期パルス信号の前縁から時間Ｔ３のパルス
幅を持つ水平同期信号を発生させ、この水平同期信号を
微分回路によって微分してパルス幅が時間Ｔ１より短い
時間Ｔ４の微分信号を得てフィールド判別回路に出力す
る。

上述のように、各回路からの信号のパルス幅を選定して
いることにより、微分回路からの微分信号とパルス発生
回路からのパルス信号とは、垂直同期期間の近傍におい
てフィールド毎に有意な期間が重複したり、重複しなか
ったりする。フィールド判別回路はこの重複の有無を検
出してフレーム検出信号を出力する。

また、第２の本発明においては、複合映像信号から、垂
直同期分離回路によって複合同期信号における垂直同期
期間の開始縁より時間Ｔ５だけ遅延させた垂直同期信号
を分離し、分離された垂直同期信号の前縁から時間Ｔ６
のパルス幅を持つパルス信号をパルス発生回路が発生さ
せてフィールド判別回路に与える。

他方、複合同期分離回路から出力された複合同期信号か
ら、水平同期信号発生回路によってその複合同期信号に
おける水平同期パルス信号の前縁から時間Ｔ７のパルス
幅を持つ水平同期信号を発生させてフィールド判別回路
に与える。

上述のように、各回路からの信号のパルス幅を選定して
いることにより、水平同期信号発生回路からの水平同期
信号とパルス発生回路からのパルス信号とは、垂直同期
期間の近傍においてフィールド毎に有意な期間が重複し
たり、重複しなかったりする。フィールド判別回路はこ
の重複の有無を検出してフレーム検出信号を出力する。

［実施例］ 以下、本発明による一実施例を図面を参照しながら詳述
する。

策よ実施側 まず、本発明の第１実施例について説明する。

第１図は本発明によるフレーム検出回路の第１実施例を
示すブロック図、第３図及び第４図はそれぞれ第１実施
例の奇数フィールド及び偶数フィールドの各部タイミン
グチャートである。

第１図において、複合映像信号ＣＶＩＤが同期分離回路
１５に入力される。同期分離回路１５は、複合映像信号
ＣＶＩＤから複合同期信号Ｃ８Ｙと垂直同期信号ＶＤと
を分離してそれぞれ出力する。

ここで、垂直同期信号ＶＤは、複合同期信号Ｃ８Ｙと極
性が反対のものであり、また、複合同期信号Ｃ８Ｙにお
ける垂直同期期間の開始エツジより時間Ｔ１だけ位相が
遅れるものとする。なお、この時間Ｔ１は、水平同期周
期の１／２倍より短い時間に選定されている。

同期分離回路１５によって分離された垂直同期信号ＶＤ
は単安定マルチバイブレータ回路１６に与えられる。マ
ルチバイブレーク回路１６は、垂直同期信号ＶＤの立上
りエツジによってトリガされて所定のパルス幅Ｔ２を有
するパルス信号ＹＳを形成し、２人カアンド回路１７の
一方の入力端子に与える。ここで、パルス幅Ｔ２は、水
平同期周期の１／２倍より長く選定されており、また、
このパルス幅Ｔ２と、複合同期信号Ｃ８Ｙに対する垂直
同期信号ＶＤの遅れ時間Ｔ１を加算した時間が水平同期
周期より短くなるように選定されている。

他方、分離された複合同期信号Ｃ８Ｙは単安定マルチバ
イブレーク回路１８に与えられ、このマルチバイブレー
タ回路１８は、複合同期信号Ｃ８Ｙにおける水平同期信
号の立下りエツジから所定のパルス幅Ｔ３を有するパル
ス信号を微分回路１つに出力する。ここで、パルス幅Ｔ
３は、水平同期周期より短く、水平同期周期の１／２倍
より長く選定されており、したがって、マルチバイブレ
ータ回路１８からのパルス信号は、水平同期周期の１／
２倍を周期とする等価パルス信号等が除去された水平同
期信号ＨＤとなる。

アンド回路１７には、パルス信号ＹＳに加えて微分回路
１９から微分信号Ｈ８が入力されている。

ここで、微分信号Ｈ８のパルス幅Ｔ４は時間Ｔ１より短
く選定されている。アンド回路１７は、微分信号Ｈ８と
パルス信号ＹＳとの論理積をとり、論理積信号をフレー
ム検出信号ＦＳとして出力する。

以上の構成を有するフレーム検出回路について、第３図
及び第４図のタイミングチャートを用いて動作を詳述す
る。なお、垂直同期期間前後以外では、分離同期回路１
５から垂直同期信号ＶＤが出力されず、マルチバイブレ
ータ１６からハイレベルのパルス信号ＹＳが出力されず
、アンド回路１７もハイレベルのフレーム検出信号ＦＳ
を送出しないので、以下では、垂直同期期間前後の動作
を中心として説明する。

初めに、奇数フィールドについて説明する。同期分離回
路１５によって分離された第３図（Ａ＞に示す複合同期
信号Ｃ８Ｙと、この複合同期信号Ｃ８Ｙから得られた、
等価パルス信号等が除去された第３図（Ｃ）に示す水平
同期信号ＨＤとは、奇数フィールドにおいては、垂直同
期期間の立下りエツジ時点ｔ１において同期している。

したがって、水平同期信号ＨＤを微分回路１９によって
微分して得た第３図（Ｄ）に示す微分信号Ｈ８もこの時
点ｔ１から立ち上がる。微分信号Ｈ８は、上述したよう
に時間Ｔ４が経過した時点ｔ２において立ち下がる。

他方、同期分離回路１５から出力された第３図（Ｂ）に
示す垂直同期信号ＶＤは、上述のように複合同期信号Ｃ
８Ｙに対して時間Ｔ１だけ遅れるようにしているので、
垂直同期信号ＶＤは時点ｔ１から時間Ｔ１が経過した時
点、すなわち、時点ｔ２より遅れた時点ｔ３からハイレ
ベルに立ち上がる。したがって、マルチバイブレータ回
路１６からの第３図（Ｅ）に示すパルス信号ＹＳもこの
時点ｔ３から立ち上がる。なお、このパルス信号ＹＳは
、上述のようにこの時点上３から時間Ｔ２が経過した時
点ｔ４において立ち下がる。

その結果、アンド回路１７に与えられる微分信号Ｈ８及
びパルス信号ＹＳのハイレベルの共通期間はなく、この
奇数フィールドにおいてはフレーム検出信号ＦＳは、第
３図（Ｆ）に示すように継続してロウレベルをとる。

なお、微分信号Ｈ８は、時点ｔ１より１水平同期周期（
Ｈ）経過した時点ｔ５から再度立ち上がるが、パルス信
号ＹＳのパルス幅Ｔ２を、このパルス幅Ｔ２と複合同期
信号Ｃ８Ｙに対する垂直同期信号ＶＤの遅れ時間Ｔ１と
を加算した時間が水平同期周期より短くなるように選定
しているので、時点ｔ５からの微分信号Ｈ８とハイレベ
ルが共通する期間は生じない。

次に、偶数フィールドについて説明する。同期分離回路
１５によって分離された第４図（Ａ）に示す複合同期信
号Ｃ８Ｙの垂直同期期間と、この複合同期信号Ｃ８Ｙか
ら得られた、等価パルス信号等が除去された第４図（Ｃ
）に示す水平同期信号ＨＤとは、偶数フィールドにおい
ては、水平同期周期の１／２の位相差を有する。したが
って、垂直同期期間の立下りエツジ時点ｔ６より水平同
期周期の１／２倍の時間が経過した時点ｔ８から水平同
期信号ＨＤは立ち上がる。そのなめ、水平同期信号ＨＤ
を微分回路１９によって微分して得た第４図（Ｄ）に示
す微分信号Ｈ８も時点ｔ８から立ち上がり、時点ｔ８か
ら時間Ｔ４が経過した時点ｔ９において立ち下がる。

他方、同期分離回路１５から出力された第４図（Ｂ）に
示す垂直同期信号ＶＤは、上述のように複合同期信号Ｃ
８Ｙに対して時間Ｔ１だけ遅れるようにしているので、
垂直同期信号ＶＤは時点ｔ６から時間Ｔ１が経過した時
点、すなわち、時点ｔ８より前の時点ｔ７からハイレベ
ルに立ち上がる。したがって、マルチバイブレータ回路
１６からの第４図（Ｅ）に示すパルス信号ＹＳもこの時
点ｔ７から立ち上がる。なお、このパルス信号ＹＳは、
上述のようにこの時点ｔ７から水平同期周期の１／２倍
より長い時間である時間Ｔ２が経過した時点ｔｌｏにお
いて立ち下がる。

ここで、パルス信号ＹＳのパルス幅Ｔ２を上述のように
選定しているので、このパルス信号ＹＳは微分信号Ｈ８
が立ち下がった時点ｔ９より遅い時点ｔｌｏにおいて立
ち下がる。

その結果、アンド回路１７に与えられる微分信号Ｈ８及
びパルス信号ＹＳのハイレベルの共通期間があり、この
偶数フィールドにおいてはフレーム検出信号ＦＳは、第
４図（Ｆ）に示すように時点ｔ８から時間Ｔ４の間ハイ
レベルをとるものとなる。

なお、微分信号Ｈ３は、時点ｔ８から１水平同期周期異
なる時点からも出力されるが、パルス信号ＹＳのパルス
幅Ｔ２を、このパルス幅Ｔ２と複合同期信号Ｃ３Ｙに対
する垂直同期信号ＶＤの遅れ時間Ｔ１とを加算した時間
が水平同期周期より短くなるように選定しているので、
他の期間からはフレーム検出信号ＦＳがハイレベルをと
ることはない。

したがって、上述の第１実施例によれば、クロック発生
回路からのクロック信号を用いることなく、簡易な構成
によって正確にフィールドを表す、しかも、得られたフ
レーム複合同期信号に同期した、フレーム検出信号を得
ることができる。

策λ去麓側 次に、本発明の第２実施例について説明する。

第５図は本発明によるフレーム検出回路の第２実施例を
示すブロック図、第６図及び第７図はそれぞれ第２実施
例の奇数フィールド及び偶数フィールドの各部タイミン
グチャートである。

第５図において、複合映像信号ＣＶＩＤＩが同期分離回
路２０に入力される。同期分離回路２０は、複合映像信
号ＣＶ　Ｉ　Ｄ　１から複合同期信号Ｃ３ＹＩと垂直同
期信号ＶＤ１とを分離してそれぞれ出力する。ここで、
垂直同期信号ＶＤＩは、複合同期信号Ｃ３ＹＩと極性が
反対のものであり、まな、複合同期信号Ｃ３ＹＩにおけ
る垂直同期期間の開始エツジより時間Ｔ５だけ位相が遅
れるものとする。なお、この時間Ｔ５は、水平同期周期
の１／２倍より短い時間に選定されている。

同期分離回路２０によって分離された垂直同期信号ＶＤ
Ｉは単安定マルチバイブレータ回路２１に与えられる。

マルチバイブレータ回路２１は、垂直同期信号ＶＤ１の
立上りエツジによってトリガされて所定のパルス幅Ｔ６
を有するパルス信号ＹＳＩを形成し、２人カアンド回路
２２の一方の入力端子に与える。ここで、パルス幅Ｔ６
は、時間Ｔ５とこのパルス幅Ｔ６とを加えた時間が水平
同期周期の１／２倍より短くなるように選定されている
。

他方、分離された複合同期信号Ｃ３ＹＩは単安定マルチ
バイブレーク回路２３に与えられ、このマルチバイブレ
ータ回路２３は、複き同期信号Ｃ３ＹＩの立下りエツジ
から所定のパルス幅Ｔ７を有するパルス信号をアンド回
路２２に出力する。

ここで、パルス幅Ｔ７は、水平同期周期より短く、しか
も、水平同期周期の１／２倍より等価パルス信号のパル
ス幅を越えて長く選定されており、したがって、マルチ
バイブレーク回路２３からのパルス信号は、１／２倍を
周期とする等価パルス信号等が除去された水平同期信号
ＨＤＩとなる。

アンド回路２２は、到来する水平同期信号ＨＤ１とパル
ス信号ＹＳＩとの論理積をとり、論理積信号をフレーム
検出信号ＦＳ１として出力する。

以上の構成を有するフレーム検出回路について、第６図
及び第７図のタイミングチャートを用いて動作を詳述す
る。なお、垂直同期期間前後以外では、分離同期回路２
０から垂直同期信号ＶＤＩが出力されず、マルチバイブ
レータ２１からハイレベルのパルス信号ＹＳＩが出力さ
れず、アンド回路２２もハイレベルのフレーム検出信号
ＦＳＩを送出しないので、以下では、垂直同期期間前後
の動作を中心として説明する。

初めに、奇数フィールドについて説明する。同期分離回
路２０によって分離された第６図（Ａ＞に示す複合同期
信号Ｃ３ＹＩと、この複合同期信号Ｃ３ＹＩから得られ
た、等価パルス信号等が除去された第６図（Ｃ）に示す
水平同期信号ＭＤＩとは、奇数フィールドにおいては、
垂直同期期間の立下りエツジ時点ｔｌＯにおいて同期し
ている。

したがって、水平同期信号ＨＤＩは時点ｔｌｏがら立ち
上がり、上述したように時間Ｔ７が経過した時点ｔ１３
において立ち下がる。

他方、同期分離回路２０がら出力された第６図（Ｂ）に
示す垂直同期信号ＶＤ１は、上述のように複合同期信号
Ｃ３ＹＬに対して時間Ｔ５だけ遅れるようにしているの
で、垂直同期信号ＶＤＩは時点ｔｌｏから時間Ｔ５が経
過した時点、すなわち、時点ｔ１３より前の時点ｔ　］
、　１からハイレベルに立ち上がる。したがって、マル
チバイブレーク回路２１からの第６図（Ｄ）に示すパル
ス信号ＹＳ１．もこの時点ｔ　］、　Ｌがら立ち上がる
。なお、このパルス信号ＹＳＩは、上述のようにこの時
点ｔ１１から時間Ｔ６が経過した時点ｔ１−２において
立ち下がる。

その結果、アンド回路２２に与えられる水平同期信号Ｈ
ＤＩ及びパルス信号ＹＳＩは、時点ｔ１１〜ｔＬ２の期
間だけ共通にハイレベルをとり、この奇数フィールドに
おいては、第６図（Ｅ）に示すようにパルス幅Ｔ６のハ
イレベルのフレーム検出信号ＦＳ１が出力される。

次に、偶数フィールドについて説明する。同期分離回路
２０によって分離された第７図（Ａ＞に示す複合同期信
号Ｃ３ＹＩの垂直同期期間と、この複合同期信号Ｃ３Ｙ
Ｉ−から得られた、等価パルス信号等が除去された第７
図（Ｃ）に示す水平同期信号ト（Ｄｉとは、偶数フィー
ルドにおいては、水平同期周期の１／２の位相差を有す
る。したがって、垂直同期期間の立下りエツジ時点ｔ１
５より水平同期周期の１／２倍の時間だけ前後する時点
［１４及びｔ１９から水平同期信号ＨＤＩは立ち上がる
。これらの時点ｔ１４及びｔ１９から立ち上がった水平
同期信号ＨＤＩは、上述した時間Ｔ７の経過した時点ｔ
１６及びｔ２０において立ち下がる。したがって、等価
パルス信号等が除去されたものとなっている。

他方、同期分離回路２０から出力された第７図（Ｂ）に
示す垂直同期信号ＶＤＩは、上述のように複合同期信号
Ｃ３ＹＩに対して時間Ｔ５だけ遅れるようにしているの
で、垂直同期信号ＶＤ１は時点ｔ１５から時間Ｔ５が経
過した時点、すなわち、時点ｔ１６より後であって時点
ｔ１９より前の時点ｔ１７からハイレベルに立ち上がる
。したがって、マルチバイブレータ回路２１からの第７
図（Ｄ）に示すパルス信号ＹＳＩもこの時点ｔ１７から
立ち上がる。なお、このパルス信号ＹＳＩは、上述のよ
うにこの時点ｔ１７から時間Ｔ６が経過した時点ｔ１８
において立ち下がる。

ここで、パルス信号ＹＳＩのパルス幅Ｔ６を上述のよう
に選定しているので、このパルス信号Ｙ８１は水平同期
信号ＨＤＩ−の立ち上がる時点ｔ１９より前の時点ｔ１
８において立ち下がる。

その結果、アンド回路２２に与えられる水平同期信号Ｍ
ＤＩ及びパルス信号Ｙ８１のハイレベルの共通期間はな
く、この偶数フィールドにおいてはフレーム検出信号Ｆ
Ｓ１は、第７図（Ｅ）に示すように継続してロウレベル
をとるものとなる。

したがって、上述の第２実施例によっても、クロック発
生回路からのクロック信号を用いることなく、簡易な構
成によって正確にフィールドを表すフレーム検出信号を
得ることができる。

仇ム実施舅 なお、各パルス信号の極性は上述の実施例のものに限定
されない。要は、基準となるエツジ部分から所定の時間
だけ有意なパルス幅を有する信号を形成できるものであ
れば良い。したがって、アンド回路１７又は２２は、必
要に応じて負論理のアンド回路となる場合がある。

［発明の効果］ 以上のように、本発明によれば、クロック発生回路から
のクロック信号を用いることなく、複合同期信号の所定
のタイミングから所定のパルス幅を有するパルス信号を
形成し、それらを適宜論理演算するという簡易な構成に
よって正確なフレーム検出信号を得ることができる。

【図面の簡単な説明】

第１図は本発明によるフレーム検出回路の第１実施例を
示すブロック図、第２図は従来のフレーム検出回路を示
すブロック図、第３図は第１実施例の奇数フィールドに
おける各部タイミングチャー１−１第４図は第１実施例
の偶数フィールドにおける各部タイミングチャート、第
５図は本発明の第２実施例を示すブロック図、第６図は
第２実施例の奇数フィールドにおける各部タイミングチ
ャー　）−５第７図は第２実施例の偶数フィールドにお
ける各部タイミングヂャートである。 １５．２０・・・同期分離回路、１６．１８．２１．２
３・・・単安定マルチバイブレータ回路、１７．２２・
・・２人カアンド回路、１つ・・・微分回路。 特許出願人　沖電気工業株式会社 第１実施例のフレーム検出回路を示すブロック図第１図 従来のフレーム検出回路を示すブロック図第２図 第１実施例の奇数フィールドの各部タイミングチャート
第３図 第２実施例のフレーム検出回路を示すブロック図第５図

Claims (2)

【特許請求の範囲】
1. （１）複合映像信号から複合同期信号を分離する複合同
   期分離回路と、 上記複合映像信号から、上記複合同期信号における垂直
   同期期間の開始縁より時間Ｔ１（Ｔ１＜Ｈ／２：Ｈは水
   平同期周期）だけ遅延させた垂直同期信号を分離する垂
   直同期分離回路と、 上記垂直同期信号の前縁から時間Ｔ２（Ｈ／２＜Ｔ２＜
   Ｈ−Ｔ１）のパルス幅を持つパルス信号を発生させるパ
   ルス発生回路と、 分離された上記複合同期信号における水平同期パルス信
   号の前縁から時間Ｔ３（Ｈ／２＜Ｔ３＜Ｈ）のパルス幅
   を持つ水平同期信号を発生させる水平同期信号発生回路
   と、 この水平同期信号を微分し、パルス幅が上記時間Ｔ１よ
   り短い時間Ｔ４である微分信号を出力する微分回路と、 上記微分回路からの微分信号が上記パルス発生回路から
   のパルス信号の有意期間にあるか否かを判別してその判
   別状態を示すフレーム検出信号を出力するフィールド判
   別回路とからなることを特徴とするフレーム検出回路。
2. （２）複合映像信号から複合同期信号を分離する複合同
   期分離回路と、 上記複合映像信号から、上記複合同期信号における垂直
   同期期間の開始縁より時間Ｔ５（Ｔ５＜Ｈ／２：Ｈは水
   平同期周期）だけ遅延させた垂直同期信号を分離する垂
   直同期分離回路と、 上記垂直同期信号の前縁から時間Ｔ６（Ｔ５＋Ｔ６＜Ｈ
   ／２）のパルス幅を持つパルス信号を発生させるパルス
   発生回路と、 分離された上記複合同期信号における水平同期パルス信
   号の前縁から時間Ｔ７（Ｈ／２＋等価パルス幅＜Ｔ７＜
   Ｈ）のパルス幅を持つ水平同期信号を発生させる水平同
   期信号発生回路と、 上記パルス発生回路からのパルス信号が上記水平同期信
   号発生回路からの水平同期信号の有意期間にあるか否か
   を判別してその判別状態を示すフレーム検出信号を出力
   するフィールド判別回路とからなることを特徴とするフ
   レーム検出回路。