JPH0218636B2 - - Google Patents
Info
- Publication number
- JPH0218636B2 JPH0218636B2 JP57140620A JP14062082A JPH0218636B2 JP H0218636 B2 JPH0218636 B2 JP H0218636B2 JP 57140620 A JP57140620 A JP 57140620A JP 14062082 A JP14062082 A JP 14062082A JP H0218636 B2 JPH0218636 B2 JP H0218636B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- synchronization
- equalization
- output
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はテレビジヨンの複合同期信号から等化
パルス期間、垂直同期パルス期間を検出する手段
に関する。
パルス期間、垂直同期パルス期間を検出する手段
に関する。
従来例の構成とその問題点
等化パルス、垂直同期パルスの検出には従来か
ら種々の方法が考案され実用に供されている。こ
れらは２つの方法に大別できる。第１は積分回路
を用いる方法であり、第２は水平同期パルス、等
化パルス、垂直同期パルスのパルス幅の違いを判
定する方法である。
ら種々の方法が考案され実用に供されている。こ
れらは２つの方法に大別できる。第１は積分回路
を用いる方法であり、第２は水平同期パルス、等
化パルス、垂直同期パルスのパルス幅の違いを判
定する方法である。
しかしながら第１の方法は原理的に時定数によ
つて定まる遅延を出力に生じ、かつ等化パルスの
検出が困難であるといつた欠点を有する。
つて定まる遅延を出力に生じ、かつ等化パルスの
検出が困難であるといつた欠点を有する。
また、第２の方法は、検出出力の遅延時間を小
さくする事が可能であり、デジタル回路で構成す
る事ができ、IC化にも適している。しかしなが
ら、等化パルスのパルス幅は水平同期パルスより
狭く、その差は約2.4μsecと小さいので、等化パ
ルスのパルス幅が約1.2μsecだけ広くなつたり、
または、水平同期パルスのパルス幅が約1.2μsec
だけ狭くなつたりすれば、等化パルスと水平同期
パルスとの区別は困難となり、誤判定してしま
う。VTPを再生、特にダビングを繰り返したテ
ープを再生して得られる複合同期信号のように大
きな時間軸変動を有し、テレビジヨンの規格のパ
ルス幅より１〜2μsecはずれたパルス幅をもつこ
ともある複合同期信号を入力すれば、等化パルス
と水平同期パルスの判定を誤まるといつた問題点
を有する。
さくする事が可能であり、デジタル回路で構成す
る事ができ、IC化にも適している。しかしなが
ら、等化パルスのパルス幅は水平同期パルスより
狭く、その差は約2.4μsecと小さいので、等化パ
ルスのパルス幅が約1.2μsecだけ広くなつたり、
または、水平同期パルスのパルス幅が約1.2μsec
だけ狭くなつたりすれば、等化パルスと水平同期
パルスとの区別は困難となり、誤判定してしま
う。VTPを再生、特にダビングを繰り返したテ
ープを再生して得られる複合同期信号のように大
きな時間軸変動を有し、テレビジヨンの規格のパ
ルス幅より１〜2μsecはずれたパルス幅をもつこ
ともある複合同期信号を入力すれば、等化パルス
と水平同期パルスの判定を誤まるといつた問題点
を有する。
発明の目的
複合同期信号が時間軸変動を有していても、ま
た各同期パルスのパルス幅がテレビジヨンの規格
からはずれていても、前記複合同期信号から等化
パルス、垂直同期パルスの期間を確実に検出する
ことを本発明の目的とする。
た各同期パルスのパルス幅がテレビジヨンの規格
からはずれていても、前記複合同期信号から等化
パルス、垂直同期パルスの期間を確実に検出する
ことを本発明の目的とする。
発明の構成
複合同期信号中、水平同期パルスは水平走査周
期Ｈの間隔で並んでおり、等化パルス及び垂直同
期パルスは0.5H間隔で並んでいる。また、等化
パルス、垂直同期パルスのスタートタイミングは
水平同期パルスのスタートタイミングより0.5H
の整数倍離れた位置にある。本発明はこの複合同
期信号の性質にもとづき、複合同期信号中の各同
期パルスのスタートタイミングより0.5H離れた
位置に等化パルスまたは垂直同期パルスがあるか
どうか判定することにより等化パルス、垂直同期
パルスの期間を検出している。この検出は複合同
期信号をサンプリングパルスによりサンプリング
することによつておこなつている。このサンプリ
ングパルスは複合同期信号の位相変動、周波数変
動に追従した周波数のクロツクをカウントするこ
とにより作成する構成としているので、時間軸変
動を有する複合同期信号に対してもその時間軸変
動に追従したサンプリングパルスが得られ、他の
同期パルスに比べ極めて狭いパルス幅の等化パル
スをも、確実に検出できる。等化パルス及び垂直
同期パルスの有無の判定は、等化パルス幅をＥと
したとき、複合同期信号中の各同期パルスのスタ
ートタイミングより次式１を満足する時間Tsだ
け遅れたタイミングで複合同期信号をサンプリン
グすればよい。
期Ｈの間隔で並んでおり、等化パルス及び垂直同
期パルスは0.5H間隔で並んでいる。また、等化
パルス、垂直同期パルスのスタートタイミングは
水平同期パルスのスタートタイミングより0.5H
の整数倍離れた位置にある。本発明はこの複合同
期信号の性質にもとづき、複合同期信号中の各同
期パルスのスタートタイミングより0.5H離れた
位置に等化パルスまたは垂直同期パルスがあるか
どうか判定することにより等化パルス、垂直同期
パルスの期間を検出している。この検出は複合同
期信号をサンプリングパルスによりサンプリング
することによつておこなつている。このサンプリ
ングパルスは複合同期信号の位相変動、周波数変
動に追従した周波数のクロツクをカウントするこ
とにより作成する構成としているので、時間軸変
動を有する複合同期信号に対してもその時間軸変
動に追従したサンプリングパルスが得られ、他の
同期パルスに比べ極めて狭いパルス幅の等化パル
スをも、確実に検出できる。等化パルス及び垂直
同期パルスの有無の判定は、等化パルス幅をＥと
したとき、複合同期信号中の各同期パルスのスタ
ートタイミングより次式１を満足する時間Tsだ
け遅れたタイミングで複合同期信号をサンプリン
グすればよい。
Ｈ／２＜Ts＜（Ｈ／２＋Ｅ） ………(1)
実施例の説明
第１図に本発明のベースとなるブロツク構成図
を示す。パルス発生回路１は端子２に印加される
複合同期信号中の各同期パルスのスタートタイミ
ングを検出し、時間Ts後にサンプリングパルス
を出力する。サンプル・アンド・ホールド回路３
はパルス発生回路１の出力をサンプリングパルス
として複合同期信号入力を読み込む。
を示す。パルス発生回路１は端子２に印加される
複合同期信号中の各同期パルスのスタートタイミ
ングを検出し、時間Ts後にサンプリングパルス
を出力する。サンプル・アンド・ホールド回路３
はパルス発生回路１の出力をサンプリングパルス
として複合同期信号入力を読み込む。
本発明においては前記サンプリングパルスのタ
イミングが式(1)を満足するように設定する。この
設定におけるサンプル・アンド・ホールド回路３
の出力が等化パルス、垂直同期パルスの期間の検
出出力である。
イミングが式(1)を満足するように設定する。この
設定におけるサンプル・アンド・ホールド回路３
の出力が等化パルス、垂直同期パルスの期間の検
出出力である。
第２図にその動作波形例を示す。Ａは奇数フイ
ールドの、Ｄは偶数フイールドの複合同期信号の
波形であり、４は水平同期信号を、５は等化パル
スを、６は垂直同期パルスをそれぞれ示してい
る。Ｂ，Ｅはパルス発生回路１の出力例であり、
Ｃ，Ｆがサンプル・アンド・ホールド回路３の出
力である。第２図のＤ，Ｆを見れば、偶数フイー
ルドにおける等化パルス、垂直同期パルス検出の
時間遅れは小さいが、Ａ，Ｃを見れば、奇数フイ
ールドにおける等化パルス、垂直同期パルス検出
は0.5Hの時間遅れを生じることがわかる。しか
し、0.5Hの時間遅れは実用上問題とならない。
Ａ，ＤはNTSC方式の場合同期信号であるが、
PAL方式、SECAM方式についても適用できる。
ールドの、Ｄは偶数フイールドの複合同期信号の
波形であり、４は水平同期信号を、５は等化パル
スを、６は垂直同期パルスをそれぞれ示してい
る。Ｂ，Ｅはパルス発生回路１の出力例であり、
Ｃ，Ｆがサンプル・アンド・ホールド回路３の出
力である。第２図のＤ，Ｆを見れば、偶数フイー
ルドにおける等化パルス、垂直同期パルス検出の
時間遅れは小さいが、Ａ，Ｃを見れば、奇数フイ
ールドにおける等化パルス、垂直同期パルス検出
は0.5Hの時間遅れを生じることがわかる。しか
し、0.5Hの時間遅れは実用上問題とならない。
Ａ，ＤはNTSC方式の場合同期信号であるが、
PAL方式、SECAM方式についても適用できる。
第３図に本発明の具体的な一実施例を示す。パ
ルス発生回路１は、デジタル単安定マルチバイブ
レータと、前記デジタル単安体マルチバイブレー
タのカウンタの状態をデコードしてサンプリング
パルス出力を発生するデコーダとからなる。ま
た、サンプル・アンド・ホールド回路３は、フリ
ツプフロツクから成つている。デジタル単安定マ
ルチバイブレータは複合同期信号の各同期パルス
のスタートタイミングでトリガされ、次式(2)を満
足する時間Twの幅のパルスを出力する。
ルス発生回路１は、デジタル単安定マルチバイブ
レータと、前記デジタル単安体マルチバイブレー
タのカウンタの状態をデコードしてサンプリング
パルス出力を発生するデコーダとからなる。ま
た、サンプル・アンド・ホールド回路３は、フリ
ツプフロツクから成つている。デジタル単安定マ
ルチバイブレータは複合同期信号の各同期パルス
のスタートタイミングでトリガされ、次式(2)を満
足する時間Twの幅のパルスを出力する。
Ts≦Tw＜Ｈ ………(2)
なぜなら、時間Tsを検出するためにはTs≦Twで
なければならないし、時間Ts以後、時間Ｈまで
各同期パルスは来ないのでTw＜Ｈであればよい。
もちろん時間Twが必要なければ、Tw＝Tsとして
良く、回路構成が簡単になる。
なければならないし、時間Ts以後、時間Ｈまで
各同期パルスは来ないのでTw＜Ｈであればよい。
もちろん時間Twが必要なければ、Tw＝Tsとして
良く、回路構成が簡単になる。
第３図の動作を説明する。フリツプフロツプ７
は、同期パルスのスタートタイミング、すなわち
立ち上がりでセツトされる。フリツプフロツプ７
の出力ＱによりANDゲート８が開いて発振器９
（第３図ではOSCと略記）からのクロツクがカウ
ンタ１０へ入力されはじめる。デコーダ１１はカ
ウンタの状態をデコードしてタイミングパルスを
発生する。デコーダの出力ａは時間Twの検出出
力で、フリツプフロツプ７をリセツトする。フリ
ツプフロツプ７のＱ出力によりANDゲート８は
閉じ、フリツプフロツプ７の出力によりカウン
タ１０はリセツトされてデジタル単安定マルチバ
イブレータの動作を完了する。デコーダ出力βは
時間Ts、すなわちサンプリングタイミングの検
出出力である。サンプル・アンド・ホールド回路
３、すなわちフリツプフロツプ１２はデコーダ出
力βをサンプリングパルスとして複合同期信号を
読み込む。
は、同期パルスのスタートタイミング、すなわち
立ち上がりでセツトされる。フリツプフロツプ７
の出力ＱによりANDゲート８が開いて発振器９
（第３図ではOSCと略記）からのクロツクがカウ
ンタ１０へ入力されはじめる。デコーダ１１はカ
ウンタの状態をデコードしてタイミングパルスを
発生する。デコーダの出力ａは時間Twの検出出
力で、フリツプフロツプ７をリセツトする。フリ
ツプフロツプ７のＱ出力によりANDゲート８は
閉じ、フリツプフロツプ７の出力によりカウン
タ１０はリセツトされてデジタル単安定マルチバ
イブレータの動作を完了する。デコーダ出力βは
時間Ts、すなわちサンプリングタイミングの検
出出力である。サンプル・アンド・ホールド回路
３、すなわちフリツプフロツプ１２はデコーダ出
力βをサンプリングパルスとして複合同期信号を
読み込む。
第３図に示した回路例の動作波形を、第４図に
示す。第４図Ａに示すように複合同期信号中の各
同期パルスの幅が、破線で示すように狭くなつて
も、また、一点破線で示すように広くなつても確
実に等化パルス、垂直同期パルスの期間を検出で
きることが容易に理解できる。
示す。第４図Ａに示すように複合同期信号中の各
同期パルスの幅が、破線で示すように狭くなつて
も、また、一点破線で示すように広くなつても確
実に等化パルス、垂直同期パルスの期間を検出で
きることが容易に理解できる。
なお、第４図のＢは、フリツプフロツプ７のＱ
出力、Ｃはゲート８の出力、Ｄはデコーダ１１の
出力ａ、Ｅはデコーダ１１の出力β、Ｆはフリツ
プフロツプ１２の出力をそれぞれ示し、このフリ
ツプフロツプ１２の出力により、等化パルス期間
および垂直同期信号期間と水平同期信号期間とを
検出した出力となる。
出力、Ｃはゲート８の出力、Ｄはデコーダ１１の
出力ａ、Ｅはデコーダ１１の出力β、Ｆはフリツ
プフロツプ１２の出力をそれぞれ示し、このフリ
ツプフロツプ１２の出力により、等化パルス期間
および垂直同期信号期間と水平同期信号期間とを
検出した出力となる。
本実施例におけるパルス発生回路１は、第４図
の動作波形からわかるように等化パルスや垂直同
期信号を除去する水平同期信号分離回路の動作を
している。逆にみれば、水平同期信号分離回路に
デコーダ１つとフリツプフロツプ１つとを追加す
る事により簡単な構成で等化パルス、垂直同期パ
ルス期間検出回路を実現できる。また、本構成で
はデイジタル回路のみで実現できるためIC化に
適しているといつた利点をもつ。
の動作波形からわかるように等化パルスや垂直同
期信号を除去する水平同期信号分離回路の動作を
している。逆にみれば、水平同期信号分離回路に
デコーダ１つとフリツプフロツプ１つとを追加す
る事により簡単な構成で等化パルス、垂直同期パ
ルス期間検出回路を実現できる。また、本構成で
はデイジタル回路のみで実現できるためIC化に
適しているといつた利点をもつ。
以上は、複号同期信号の位相変動、周波数変動
がない場合であつたが、位相変動、周波数変動の
ある複合同期信号であつても、第３図中の発振器
９の発振周波数を位相変動量で制御することによ
り、確実に等化パルス、垂直同期パルスの期間を
検出できる。第３図においてはこの発振周波数を
制御するための回路を説明の都合上省略してい
た。複合同期信号の位相変動量により発振器９の
発振周波数を制御するための回路をも示した本発
明の同期信号処理回路のブロツク構成図を第５
図，第６図に示す。第５図は、複合同期信号より
分離した水平同期信号と可変発振器９の発振周波
数をカウンタ１３で分周して得た信号とを位相比
較器１４で位相比較し、この位相比較器１４の出
力を低域ろ波器１５を介して前記可変発振器９を
制御するAFC方式である。第６図は複合同期信
号の位相変動に比例した位相変動量をもち端子１
６に印加された再生カラーバーストとカラーバー
ストの基準発振器１７とを位相比較器１４で位相
比較し、その位相比較器１４の出力を低域ろ波器
１５を介して発振器９を制御するAPC方式であ
る。APC方式ではカラーバーストを取り出すた
めのバーストゲートパルスが必要であるが、バー
ストゲート発生用フリツプフロツプとこのフリツ
プフロツプのセツト、リセツトタイミングを検出
するデコーダを第３図の実施例の回路に追加する
ことにより容易に構成できる。
がない場合であつたが、位相変動、周波数変動の
ある複合同期信号であつても、第３図中の発振器
９の発振周波数を位相変動量で制御することによ
り、確実に等化パルス、垂直同期パルスの期間を
検出できる。第３図においてはこの発振周波数を
制御するための回路を説明の都合上省略してい
た。複合同期信号の位相変動量により発振器９の
発振周波数を制御するための回路をも示した本発
明の同期信号処理回路のブロツク構成図を第５
図，第６図に示す。第５図は、複合同期信号より
分離した水平同期信号と可変発振器９の発振周波
数をカウンタ１３で分周して得た信号とを位相比
較器１４で位相比較し、この位相比較器１４の出
力を低域ろ波器１５を介して前記可変発振器９を
制御するAFC方式である。第６図は複合同期信
号の位相変動に比例した位相変動量をもち端子１
６に印加された再生カラーバーストとカラーバー
ストの基準発振器１７とを位相比較器１４で位相
比較し、その位相比較器１４の出力を低域ろ波器
１５を介して発振器９を制御するAPC方式であ
る。APC方式ではカラーバーストを取り出すた
めのバーストゲートパルスが必要であるが、バー
ストゲート発生用フリツプフロツプとこのフリツ
プフロツプのセツト、リセツトタイミングを検出
するデコーダを第３図の実施例の回路に追加する
ことにより容易に構成できる。
発明の効果
以上説明したごとく本発明によれば、時間軸変
動を有する複合同期信号であつても、また各同期
パルスのパルス幅がテレビジヨンの規格外であつ
ても等化パルス、垂直同期パルスの期間を確実に
検出できる。
動を有する複合同期信号であつても、また各同期
パルスのパルス幅がテレビジヨンの規格外であつ
ても等化パルス、垂直同期パルスの期間を確実に
検出できる。
第１図は本発明のベースとなる構成を示すブロ
ツク構成図、第２図は本発明の動作原理図、第３
図は本発明による同期信号処理回路の一実施例の
ブロツク構成図、第４図は第３図に示す本発明の
同期信号処理回路の動作波形図、第５図および第
６図はそれぞれ複合同期信号の位相変動量により
発信器９の発振周波数を制御するための回路をも
示した本発明の同期信号処理回路の一実施例のブ
ロツク構成図である。 １……パルス発生回路、３……サンプル・アン
ド・ホールド回路、９……発振器、８……AND
ゲート、１，１２……フリツプフロツプ、１５…
…低域ろ波器、１０……カウンタ、１４……位相
比較器、１７……基準発振器。
ツク構成図、第２図は本発明の動作原理図、第３
図は本発明による同期信号処理回路の一実施例の
ブロツク構成図、第４図は第３図に示す本発明の
同期信号処理回路の動作波形図、第５図および第
６図はそれぞれ複合同期信号の位相変動量により
発信器９の発振周波数を制御するための回路をも
示した本発明の同期信号処理回路の一実施例のブ
ロツク構成図である。 １……パルス発生回路、３……サンプル・アン
ド・ホールド回路、９……発振器、８……AND
ゲート、１，１２……フリツプフロツプ、１５…
…低域ろ波器、１０……カウンタ、１４……位相
比較器、１７……基準発振器。
Claims (1)
- 【特許請求の範囲】 １ 複合同期信号の各同期パルス（水平同期パル
ス、等化パルス、垂直同期パルス）のスタートタ
イミングより所定時間遅れたサンプリングパルス
を発生するパルス発生回路と、前記複合同期信号
を前記サンプリングパルスでサンプルホールドす
るサンプル・アンド・ホールド回路からなるもの
であつて、前記パルス発生回路が前記同期パルス
の位相変化または周波数変化にほぼ比例した周波
数のクロツクをカウントすることにより、出力パ
ルス幅Twが決定され、前記同期パルスのスター
トタイミングでトリガされるデジタル単安定マル
チバイブレータと、前記デジタル単安定マルチバ
イブレータ内のカウンタの出力をデコードして所
定時間Ts（但し水平走査期間をＨ、等化パルス幅
をＥとするとき、 Ｈ／２＜Ts＜Ｅ＋Ｈ／２ かつTs≦Tw＜Ｈ） の前記サンプリングパルスを出力するデコータと
を備えたことを特徴とする同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140620A JPS5930371A (ja) | 1982-08-12 | 1982-08-12 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140620A JPS5930371A (ja) | 1982-08-12 | 1982-08-12 | 同期信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930371A JPS5930371A (ja) | 1984-02-17 |
| JPH0218636B2 true JPH0218636B2 (ja) | 1990-04-26 |
Family
ID=15272939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140620A Granted JPS5930371A (ja) | 1982-08-12 | 1982-08-12 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109062A (ja) * | 1990-08-28 | 1992-04-10 | Hitachi Ltd | 内燃機関の異常燃焼検出装置および内燃機関のトルク制御装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198973A (ja) * | 1984-03-22 | 1985-10-08 | Matsushita Electric Ind Co Ltd | 垂直同期信号検出回路 |
| JP2002335074A (ja) * | 2001-05-09 | 2002-11-22 | Denpuro:Kk | 自動はんだ付け装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS521848A (en) * | 1975-06-20 | 1977-01-08 | Aaru Puraisu Uiriamu | Method of detecting and controlling movement of movable portion material and its device |
| JPS5213885A (en) * | 1975-07-09 | 1977-02-02 | Keisuke Iwashita | Electric buoys with movable shade |
| JPS5321517A (en) * | 1976-08-12 | 1978-02-28 | Nippon Television Ind Corp | Synchronizing signal selection circuit |
| JPS58707B2 (ja) * | 1976-10-27 | 1983-01-07 | 日本電気株式会社 | 垂直同期信号検出方法および回路 |
| JPS5696576A (en) * | 1979-12-29 | 1981-08-04 | Sony Corp | Framing circuit |
| JPS5714259A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Vertical synchronizing signal separation circuit |
-
1982
- 1982-08-12 JP JP57140620A patent/JPS5930371A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109062A (ja) * | 1990-08-28 | 1992-04-10 | Hitachi Ltd | 内燃機関の異常燃焼検出装置および内燃機関のトルク制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5930371A (ja) | 1984-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221438B1 (ko) | 동기 클록 발생 회로 | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| KR100466553B1 (ko) | 지연 정정 회로 | |
| JPH0218636B2 (ja) | ||
| JPS648952B2 (ja) | ||
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP2595570B2 (ja) | 非標準信号判別回路 | |
| JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
| JPS625515B2 (ja) | ||
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPS625550B2 (ja) | ||
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| KR950002212Y1 (ko) | 수직동기 분리회로 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JPS61214868A (ja) | Ｐｌｌ回路 | |
| JPH0738910A (ja) | バースト制御発振回路 | |
| KR900010852Y1 (ko) | Tv/vcr의 방송신호 자동 판별회로 | |
| JP2517441B2 (ja) | テレビカメラの同期回路 | |
| JPH051180Y2 (ja) | ||
| JPS589498A (ja) | 再生信号の時間軸誤差信号発生装置 | |
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 | |
| JPH06253321A (ja) | カラーフレーム同期結合方式 |