JPH01292582A

JPH01292582A - ドット・イメージ・データ密度変換処理装置

Info

Publication number: JPH01292582A
Application number: JP63123182A
Authority: JP
Inventors: Yukio Kaji; 行雄梶
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1988-05-20
Filing date: 1988-05-20
Publication date: 1989-11-24
Anticipated expiration: 2012-02-26
Also published as: JP2585713B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕第１のクロックに同期している第１のドット・イメージ
・データについて第２のクロックにてサンプリングする
ことによって、ドツト密度を変換した第２のドット・イ
メージ・データを得るドソＦ・イメージ・データ密度変
換処理方式に関し。

画像の細線部分に対応するドツトが非所望に消”二：：
ニエニ之；：二：二’：’ｌ　：ｂ　Ｌ’Ｕ　／　’ｒ
”たは白ドツトの連続個数を調べて当該細線部分を検出
する細線検知回路をもうけ、上記第２のドソ、ト・イメ
ージ・データについての夫々のドツト色に閾値と比較す
る当該比較対象ドット・イメージ・データ中に、上記細
線部分に対応する第１のドット・イメージ・データの値
を保存させるように　゛構成している。

〔産業上の利用分野〕

本発明は、第１のクロックに同期している第１のドット
・イメージ・データについて第２のクロックにてサンプ
リングすることによって、ドツト密度を変換した第２の
ドット・イメージ・データを得るドット・イメージ・デ
ータ密度変換処理方式に関する。

ドット・イメージ・データのドツト密度を粗に変換する
場合に２画像の細線部分の情報が消失してしまい、細線
部分に対応したヌケやツブシが生し易い。

ｒ従来の技術〕第１２図ないし第１６図は従来の゛密面変換方式を説明
する図である。

Ｆノド密度を変換するに当って、上記ヌケやツブシの発
生註対して格別の配慮を行、ていない構成について先に
説明する。第１２図および第１３図は夫々当該□構成に
属する例を示している。

第１２図（Ａ）は構成を示し、第１２図（Ｂ）はタイム
・チャートを示している。図中の符号ｌはＣＣＤであっ
て画像についてのドソＩ・・イメージ□・データが第１
のクロックに同期して出力されるもの、２はアンプ、３
はアナログ・デジタル変換器であって第１のクロックに
同期して夫々のドット・データについてｎビットのデジ
タル　イメージ信号ＶＤ　ｌ−ｎを得るもの、４はサン
プリング部であって図示の場合には複数個のフリップ・
７１コツプで構成され第２のクロック５ＰＣＬＫでサン
プリングを行い密度変換後のデジタル・イメージ信号Ｖ
Ｄｏｌ〜ｎを得るもの、１０は比較回路であって夫々の
ドツト毎に閾値ｓ　ｓ’　Ｌ　１〜ｎと比較して２値化
イメ一ジ信号ＶＢＮＲＹを得るものを表わしている。

令弟１２図（Ｂ）においてデジタル・イメージ信号ＶＤ
１〜ｎとしてｒ・・・＃２．＃３．’＃４゜＃５’、’
＃６．　＃７．　＃８・・・」として示す如く。

アナログ・デジタル変換器３から出力されるものとし、
密度変換率８０％を得るものとして、第２のクロック５
ＰＣＬＫが第１のクロックＣＬ　Ｋ　１にくらべて粗と
なるように与えられているとすると１　（１）図示パル
スＬ、に対応してサンプリング部４は上記＃２に対応す
る信号を取出し。

（１１）パルスｔ２に対応して上記＃４に対応する信号
を取出し、’　　（ｉｉｉ　＞パルスｔ３に対応して上
記＃５に対応する信号を取出し、・・・てゆ（。

第１３図は、第１２図の場合にくらべて、第２のクロッ
ク５ＰＣＬＫを生成するに当って変換信号を用いている
点において異なっている。即ち。

密度変換率を例えば８０％にするに当って、第１３図（
Ｂ）中に示す如く５個分のドツトに対応して１トノ１−
分だけパルスを抜くようにしている。

第１３図（Δ）図示のナンド回路１１はこの役割をはた
している。

図示の場合には、デジタル・イメージ信号ＶＤ１〜ｎに
関して２例えば＃３ドツト、＃８ドツトの位置でクロッ
ク・パルスが抜かれている。このために、密度変換後の
デジタル・イメージ信号ＶＤｏｌ〜ｎにおいて、上記＃
３ドツトや＃８ドツトに関する情報が消失している。

当該情報の消失を少なくするように配慮した構成につい
て、第１４図の例、および第１５図と第１６図とで示す
例として挙げることができる。

第１４図（Ａ）は構成を示し、第１４図（Ｂ）はタイム
・チャートを示している。図中の符号１゜２、　３．　
４．　１ｏは第１２図に対応しており、５゜６は夫々デ
ジタル加算回路、７−１ないし７−４は夫々フリップ・
フロップを表わしている。

アナログ・デジタル変換器３からの出力であるデジタル
・イメージ信号ＶＤＩ〜ｎが例えば位相差π／２をもつ
４個のシフトされたデジタル　イメージ信号ＶＤＬ　１
−１ｎ、ＶＤ２１−２ｎ。

ＶＤ３１〜３ｎ、ＶＤ４１−４ｎに細分される。

そして、加算回路５−１においてＶＤ１１〜Ｉｎ＋ＶＤ２１〜２ｎなる演算を行い、加算回路５−２においてＶ　Ｄ　３１
〜３　ｎ　＋　Ｖ　Ｄ　４１〜４　ｎなる演算を行い、
加算回路６においてＶ　Ｄ１１〜Ｉｎ＋　Ｖ　Ｄ２１−、２ｎ＋　Ｖ　Ｄ３
１〜３ｎ−１−Ｖ　Ｄ４１−４ｎなる演算を行う。即ら
前方のドツトや後方のドツトとの演算を行うようにした
上で、サンプリング部４にて第２のクロック５ＰＣＬＫ
でサンプリングし、比較回路１０によって２値化してい
る。

第１４図（Ｂ）は動作状態を示しており、加算回路６か
らの出力ＶＡＤ３〜（ｎ　＋２）において。

で与えられるものとなっている。そして、当該データ■
ＡＤ３〜（ｎ＋２）が第２のクロ・ツク５ｐＣＬＫによ
ってサンプリングされ、密度変換後のデジタル・イメー
ジ信号ＶＤｏｌ〜ｎとなる。

この場合の信号ＶＤｏｌ〜ｎ中のデータａ、ｆ。

ｋ、ｐ、ｕ、　　　・・・には１元のドツト＃ｌ、＃２
、　＃３．　＃４．　＃５．　＃６・・　の夫々の値が
成る程度保存された形となっている。

第１５図は、第１４図（Ａ）の構成にくらべて変換信号
を用いる点を異にしている実施例構成を示す。第１６図
は第１５図図示の場合のタイム・チャートを示している
。

図中の符号１ないし１０は第１４図（Ａ）に対応してお
り、１１は第１３図（Ａ）に示したナンド回路に相当す
るものである。

第１６図図示のタイム・チャートは密度変換率８０％に
対応するものであって、変換信号が５個分のクロック・
パルスに対して１個分のクロック・パルスを抜きとるよ
うに与えられている。

第１５図図示構成の場合においても５．密度変換後のデ
ジタル・イメージ信号ＶＤｏｌ〜ｎにおいて１元のドツ
ト＃１．．＃２．　　・・・の夫々の値が成る程度保存
されている。

〔発明が解決すべき問題点〕

上記第１２図の場合や第１３図の場合には例えば信号Ｖ
ＤＩ〜ｎにおける＃３ドツトが黒ドツトであって前後が
白ドツトである場合を考えれば判る如く、黒ドツトであ
った＃３ドツトの情報が消失してしまうこととなる。

上記第１４図（Ａ）の構成や第１５図の構成の場合には
元のトン）＃１．＃２．　　・・・の値が成る程度保存
されているが９例えば信号ＶＤＩ〜ｎにおいて＃３ドツ
トが黒で＃２ドツトや＃４ドツトが白である場合を考え
ると、第１４図（Ｂ）図示のｆは□のレベルで黒には□のレベルで黒となり、＃３ドツトの黒の情報が薄墨色の形にぼかされ
たものとなってしまい、必らずしも十分なものとはなら
ない。（比較器１０で得られる２値化イメ一ジ信号ＶＢ
ＮＲＹは、白になる可能性が高＜、＃３）ソトの黒が抜
け°ζしまう。）本発明は画像の細線部分に対応するド
ツトが非所望に消失されることを防止することを目的と
している。

〔問題点を解決するための手段〕

第１図は本発明の原理構成図を示す。図中の符号１はＣ
ＣＤであって画像についてのドット・イメージ・データ
が第１のクロックに同期して出力されるもの、２はアン
プ、３はアナログ・デジタル変換器であって第１のクロ
ックに同期して夫々のドット・データについてｎビット
のデジタル・イメージ信号ＶＤＩ〜ｎを得るもの、４は
サンプリング部であって図示の場合には複数個のフリッ
プ・フロップで構成され第２のクロック５ＰＣＬＫでサ
ンプリングを行い密度変換後のデジタル・イメージ信号
ＶＤｏｌ〜ｎを得るもの、５．６は夫々加算回路、７−
１ないし７−４は夫々フリップ・フロップ、８は細線検
知回路、９は選択回路。

１０は比較回路を表わしている。

フリップ　フロップ７−１ないし７−４は、ｎビットの
デジタル・イメージ信号ＶＤＩ〜ｎを位相差π／２をも
つ４個のシフトされたデジタル・イメージ信号ＶＤ１１
〜ｉｎ、ＶＤ２１〜２ｎ。

ＶＤ３１〜３　ｎ、ＶＤ４１−４　ｎに細分する。

加算回路６は ■Ｄ１１〜Ｉｎ＋ＶＤ２１〜２ｎ＋ＶＤ３１〜３ｎ＋Ｖ
Ｄ４１〜４ｎなる演算を行った結果の出力ＶＡＤ３〜（
ｎ＋２）を得る。

細線検知回路８は、デジタフル・イメージ信号ＶＤ１〜
ｎにおいて連続する黒ドツトおよび／または白ドツトの
連続個数を検出する。

選択回路９は、デジタル・イメージ信号ＶＤＩ〜ｎを受
入れており（図示の場合に信号ＶＤ３１〜３ｎを受入れ
ているのはタイミングを合わせるためである）、細線検
知回路８からの指示に対応して、デジタル・イメージ信
号ＶＤＩ〜ｎ中で消失しかねないドツトの情報を密度変
換されたデジタル・イメージ信号ＶＤｏｌ〜ｎ中に強制
的に保存させるようにする。

〔作用〕

第１図図示の場合には、サンプリング部４において、密
度変換されたデジタル・イメージ信号ＶＤｏｌ〜ｎ即ち
第２のドット・イメージ・データが得られるが、細線検
知回路８からの指示に対応して、第１のドット・イメー
ジ・データが強制的に、当該得られている第２のドット
・イメージ・データ中に挿入される。このために、消失
し易　、いドツト情報が意識的に残される形となる。即
ち。

強制的に保存される形となる。

〔実施例〕

第２図は本発明の実施例構成を示す。図中の符号は第１
図に対応している。第２図図示の構成は第１図図示の構
成と実質的に同じであるが、加算回路６の出力のうち上
位４ビツト（図示ＶＡＤ（ｎ−１）〜（ｎ＋２））信号
が選択回路９に供給され、以下の下位ビットがサンプリ
ング部４に導びかれている。そして、ｎビットのデジタ
ル・イメージ信号ＶＤＩ〜ｎ（図においてはタイミング
合わせのためにシフトされたデジタル・イメージ信号Ｖ
Ｄ３１〜３ｎが用いられている）中の同しく上位４ビッ
ト信号（図示ＶＤ３　（ｎ−３）〜３ｎ）が選択回路９
に導びかれている。

図示の場合、言うまでもなく細線検知回路８が細線部分
を検知したとき、ＴＨＩＮ信号を発し３選択回路９にお
いては上記信号ＶＤ３　（ｎ−３）〜３　ｎの側を出力
する。比較回路１０は、サンプリング部４からの出力と
選択回路９からの出力とをマージした上で、閾値ＳＳＬ
　１〜ｎと比較し。

２値化イメ一ジ信号ＶＢＮＲＹを出力する。

第３図は細線検知回路の一実施例を示し、第４図は同し
く細線検知回路の他の実施例を示す。図中の符号１２は
、比較回路であって、デジタル・イメージ信号ＶＤ　（
ｎ−３）　〜ＶＤｎと閾値５ＳＬ（ｎ−３）〜５ＳＬｎ
とを比較して、前者が黒ドツトであるか否かを判定する
。１３は複数段骨のフリップ・フロップ、１４ばＥＯＲ
回路、１５はアンド回路を表わしている。

第３図図示構成の場合には２前後の白ドツトに挾まれて
いる黒ドツトおよび／または前後の黒ドツトにはざまれ
た白トソトを検出して、ＴＨＩＮ信号を発する。第４図
図示構成の場合には、２個分だけ連続して存在する黒ド
ツトおよび／または白ドツトを検出して、ＴＨＩＮ信号
を発する。なお１個だけの黒ドツトおよび／または白ド
ツトについては細線部分とみなさずにノイスとめなすよ
うにしている。

第５図は第３図図示の細線検知回路を用いた場合の第２
図図示構成のタイムチャートを示している。

第５図において信号ＶＡＤ３〜ｎ＋２が得られることは
上述の通りであるが、第５図図示の場合には２図示信号
ＴＯＮＥ１に示す如く、＃３ドツトと＃６ドソＩ・と＃
７ドソトとが黒ドツトであるものとして示されている。

細線検出回路８は＃３ドツトに対応してＴＨＩＮ信号を
発しており、この結果９選択回路９は＃３ドソ１−の側
を選択し１図示１選択回路出力」の如く、＃３ドツトが
強制的に挿入される。したがって、比較回路１０の入力
は信号ＶＤｏｌ〜ｎの如くなり、２値化イメ一ジ信号Ｖ
ＢＮＲＹ中に＃３Ｆノドが保存される。

第６図は第４図図示の細線検知回路を用いた場合の第２
図図示構成のタイムチャートを示している。第６図図示
の場合には１図示信号ＴＯＮ’ＥＩに示ず如＜、＃２１
’ノドと＃６ドノトと＃７ドソトとが黒ドツトである場
合を示している。

細線検知回路８は、２個の黒ドツトおよび／または白ド
ツトが連続する場合にのみＴＨＩＮ信号を発している。

この結果、＃７ドツトが保存される。

第７図は本発明の他の実施例構成を示している。

図中の符号ｌないしＩＯは第１図に対応し、１１はナン
ド回路、１６は変換信号変更回路、１７はＥＯＲ回路、
１８はナンド回路を表わしている。

第７図図示の場合には、第２図図示構成の場合に（らべ
て、ザンブリング部４によってサンプリングした結果を
選択回路９に導びいている。また。

「変換信号ｌ」を用いて第１３図図示の場合と同様に所
望の密度変換率を得るようにしている。動作を表わすタ
イムチャートについては第１０図や−１５〜第１１図を用いて後述される。

第８図は第７図図示の細線検知回路の一実施例を示して
いる。図中の符号１９は比較回路、２０゜２４は夫々フ
リップ・）し１ツブ、２１はＥＯＲ回路、２２．２３は
アンド回路、２５はオア回路を表わしている。

また第９図は第７図図示の細線検知回路の他の一実施例
を示している。図中の符号は第８図に対応している。

第８図図示の場合には前後の白ドツトに挟まれる１個の
黒ドツトおよび／または前後の黒ドツトにはさまれる１
個の白ドツトに対応して１１（−ＩＮ信号を発する。ま
た第９図図示の場合には２個だけ連続する黒ドツトおよ
び／または白ドツトに対応してＴＨＩＮ信号を発する。

第１０図は第８図図示の細線検知回路を用いた場合の第
７図図示構成のタイムチャートを示して・いる。「変換
信号ｌ」を用いて８０％の密度変換率を与えており１図
示信号ＴＯＮＥ１で示される如＜　９３１”　ソトと＃
６ドノトと＃７トノトとが黒−１６＝ドツトである場合が示されている。

第１０図図示の場合には、＃３ドツトの黒ドツトが保存
されている。

第１１図は第９図図示の細線検知回路を用いた場合の第
７図図示構成のタイムチャートを示している。「変換信
号１」を用いて８０％の密度変換率を与えており２図示
信号ＴＯＮＥＩ　　（より詳しくはＴＯＮＢ２＞で示さ
れる如く＃２ドツトと＃６ドツトと＃７ドソトとが黒ド
ツトである場合が示されている。

第１１図図示の場合には、＃７ドソトの黒ドツトが保存
されている。

〔発明の効果〕

以上説明した如く１本発明によれば、細線部分について
の情報が強制的に保存された形で密度変換が行われる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の実施例
構成、第３図は細線検知回路の一実施例。第４図は細線検知回路の他の一実施例、第５図は第３図
図示の細線検知回路を用いた場合の第２図図示構成のタ
イムチャート、第６図は第４図図示の細線検知回路を用
いた場合の第２図図示構成のタイムチャート、第７図は
本発明の他の実施例構成、第８図は第７図図示の細線検
知回路の一実施例、第９図は第７図図示の細線検知回路
の他の一実施例、第１０図は第８図図示の細線検知回路
を用いた場合の第７図図示構成のタイムチャー１・。第１１図は第９図図示の細線検知回路を用いた場合の第
７図図示構成のタイムチャート、第１２図ないし第１６
図は従来の密度変換方式を説明する図を示す。図中、１はＣＣＤ、３はアナログ・デジタル変換器、４
はサンプリング部、５，６は加算回路。７はフリップ・フロップ、８は細線検知回路、９は選択
回路、１０は比較回路を表わす。

Claims

【特許請求の範囲】　入力時のイメージデータの密度に相当する第１のクロ
ックに同期して取出されている第１のドット・イメージ
・データについて、密度変換後の密度に相当する第２の
クロックにてサンプリングし、上記第１のドット・イメ
ージ・データについてのドット密度を変換して第２のド
ット・イメージ・データを得るドット・イメージ・デー
タ密度変換処理方式において、上記取出されているドット・イメージ・データ中におい
て連続する黒ドットおよび／または白ドットの連続する
個数を検出する細線検知回路（８）をもうけると共に、上記第１のドット・イメージ・データを受入れて、上記
細線検知回路（８）からの指示に対応して、上記第２の
ドット・イメージ・データの一部に上記第１のドット・
イメージ・データを構成するドット・データを挿入する
選択回路（９）と、当該選択回路（９）からの出力につ
いて、各ドット毎に閾値と比較して２値のドット・イメ
ージ・データを得る比較回路（１０）とをそなえ、上記
選択回路（９）からの出力に関して、上記連続する黒ド
ットおよび／または白ドットの連続個数が小さい個所に
対応するドット・イメージが保存されるようにしたことを特徴とするドット・イメージ・データ密度変換処
理方式。