JPH01292913A - Automatic control circuit for da converter - Google Patents
Automatic control circuit for da converterInfo
- Publication number
- JPH01292913A JPH01292913A JP12243988A JP12243988A JPH01292913A JP H01292913 A JPH01292913 A JP H01292913A JP 12243988 A JP12243988 A JP 12243988A JP 12243988 A JP12243988 A JP 12243988A JP H01292913 A JPH01292913 A JP H01292913A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- input
- output
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
DAコンバータの出力電圧を調整する自動調整回路に関
し、
DAコンバータのゲイン調整時に出力電圧を反転した反
転電圧をこの出力電圧に加算してキャンセルし、無意な
大きな出力電圧を送出しないことを目的とし、
DAコンバータから出力される電圧を電力増幅して出力
するバッファアンプと、DAコンバータの出力電圧の極
性を反転した反転電圧を発生する反転アンプと、この反
転アンプの出力を、上記バッファアンプの入力に加算す
る態様で供給するスインチとを備え、DAコンバータの
ゲイン調整時にスイッチを閉にしかつ当工亥DAコンバ
ータの入力にゲイン調整時の所定のデータを入力し、こ
のDAコンバータのアナログ出力電圧が所定値になるよ
うに当工亥DAコンバータのゲイン調整を行い、次にス
イッチを開にしかつ当該DAコンバータの入力にオフセ
ット調整用の所定のデータを入力し、バッファアンプか
らの出力電圧が所定値になるように当IDAコンバータ
のオフセット調整を行うように構成する。[Detailed Description of the Invention] [Summary] Regarding an automatic adjustment circuit that adjusts the output voltage of a DA converter, when adjusting the gain of the DA converter, an inverted voltage obtained by inverting the output voltage is added to this output voltage to cancel the A buffer amplifier that amplifies the power of the voltage output from the DA converter and outputs it with the purpose of not sending out the output voltage, an inverting amplifier that generates an inverted voltage by inverting the polarity of the output voltage of the DA converter, and this inverting amplifier. and a switch that supplies the output in such a manner as to add it to the input of the buffer amplifier, and closes the switch when adjusting the gain of the DA converter, and inputs predetermined data for the gain adjustment to the input of the DA converter of this factory. , adjust the gain of our DA converter so that the analog output voltage of this DA converter becomes a predetermined value, then open the switch and input predetermined data for offset adjustment to the input of the DA converter, The IDA converter is configured to perform offset adjustment so that the output voltage from the buffer amplifier becomes a predetermined value.
本発明は、DAコンバータの出力電圧をmvrtする自
動調整回路に関するものである。The present invention relates to an automatic adjustment circuit that mvrts the output voltage of a DA converter.
〔従来の技術と発明が解決しようとする課題〕アナログ
出力回路の自動補正回路は、通常第3図に示すように構
成される。このアナログ出力回路のゲイン調整およびオ
フセット調整を数回繰り返して行う。ゲイン調整は、フ
ルスケール電圧に相当する入力データをDAコンバータ
(DAC)1)に入力し、このときバッファアンプ12
がら出力される出力電圧を測定回路15で測定して誤差
を求め、調整回路16からこの誤差に対応したデータを
DAC(0)17=Oに供給してDAコンバータ1によ
ってゲイン調整電圧を生成してDAコンバータ1)に入
力して行う。一方、オフセットg整は、同様に、零電圧
に相当する入力データをDAコンバータ(DAC)1)
に入力し、このときバッファアンプ12から出力される
出力電圧を測定回路15で測定して誤差を求め、調整回
路16からこの誤差に対応したデータをD A C(1
)1?−1に供給して行う。[Prior Art and Problems to be Solved by the Invention] An automatic correction circuit for an analog output circuit is normally constructed as shown in FIG. This gain adjustment and offset adjustment of the analog output circuit is repeated several times. For gain adjustment, input data corresponding to the full-scale voltage is input to the DA converter (DAC) 1), and at this time, the buffer amplifier 12
The measurement circuit 15 measures the output voltage that is output from the output voltage to determine the error, and the adjustment circuit 16 supplies data corresponding to this error to the DAC (0) 17=O, and the DA converter 1 generates the gain adjustment voltage. This is done by inputting it to the DA converter 1). On the other hand, the offset g adjustment similarly converts the input data corresponding to zero voltage to the DA converter (DAC1)
At this time, the output voltage output from the buffer amplifier 12 is measured by the measurement circuit 15 to find an error, and the data corresponding to this error is sent from the adjustment circuit 16 to the D A C (1
)1? -1.
このため、第4図に示すように、アナログ出力回路から
の出力電圧を外部機器例えば加振器に供給する場合、D
Aコンバータのゲイン調整およびオフセット調整時に発
生する無意な過大電圧が外部機器例えば加振器に供給さ
れてしまい、過大な振動を被試験機器に与えてしまうと
いう問題点がある。外部機器側にこの無意な過大電圧を
除去する回路を設けたのでは、回路構成が複雑かつその
ための信号線が増加してしまうなどの問題点がある。Therefore, as shown in Figure 4, when supplying the output voltage from the analog output circuit to an external device such as an exciter, D
There is a problem in that an unexpectedly excessive voltage generated during gain adjustment and offset adjustment of the A converter is supplied to an external device, such as an exciter, and gives excessive vibration to the device under test. Providing a circuit for removing this unexpected excessive voltage on the external device side has problems such as a complicated circuit configuration and an increase in the number of signal lines for this purpose.
本発明は、DAコンバータのゲイン調整時に出力電圧を
反転した反転電圧をこの出力電圧に加算してキャンセル
し、無意な大きな出力電圧を送出しないことを目的とし
ている。An object of the present invention is to cancel the output voltage by adding an inverted voltage obtained by inverting the output voltage to the output voltage when adjusting the gain of the DA converter, thereby preventing sending out an unexpectedly large output voltage.
第1図を参照して課題を解決する手段を説明する。 Means for solving the problem will be explained with reference to FIG.
第1図において、DAコンバータ(DAC)1は、入力
データをアナログ信号に変換するものである。In FIG. 1, a DA converter (DAC) 1 converts input data into an analog signal.
バッファアンプ2は、DAコンバータ1から出力された
出力電圧を電力増幅して送出するものである。The buffer amplifier 2 amplifies the power of the output voltage output from the DA converter 1 and sends it out.
反転アンプ3は、DAコンバータ1の出力電圧を反転し
た反転電圧を生成するものである。The inverting amplifier 3 generates an inverted voltage obtained by inverting the output voltage of the DA converter 1.
スイッチ4は、反転アンプ3によって生成された反転電
圧を、バッファアンプ2の入力に加算する態様で入力し
たり、非入力状態に切り替えたりするものである。The switch 4 inputs the inverted voltage generated by the inverting amplifier 3 by adding it to the input of the buffer amplifier 2, or switches it to a non-input state.
本発明は、第1図に示すように、DAコンバータ1のゲ
イン調整時に、スイッチ4を閉にしかつDAコンバータ
1の入力にゲイン調整用の所定のデータを入力してもバ
ッファアンプ2から無意な過大電圧が発生しないように
し、このDAコンバータ1のアナログ出力電圧が所定値
になるようにDAコンバータ1のゲイン調整を行い、次
にスイッチ4を開にしかつDAコンバータ1の入力にオ
フセラ)W整層の所定のデータを入力し、バッファアン
プ2からの出力電圧が所定値になるようにDAコンバー
タlのオフセット調整を行うようにしている。As shown in FIG. 1, in the present invention, when adjusting the gain of the DA converter 1, even if the switch 4 is closed and predetermined data for gain adjustment is input to the input of the DA converter 1, there is no unexpected signal from the buffer amplifier 2. Adjust the gain of the DA converter 1 so that the analog output voltage of the DA converter 1 becomes a predetermined value while preventing excessive voltage from occurring. Next, open the switch 4 and connect the input of the DA converter 1 to the By inputting predetermined data of the layer, offset adjustment of the DA converter 1 is performed so that the output voltage from the buffer amplifier 2 becomes a predetermined value.
従って、DAコンバータ1のゲイン調整時にバッファア
ンプ2の出力から無意な過大電圧を送出しないようにす
ることが可能となる。Therefore, it is possible to prevent unexpected excessive voltage from being sent out from the output of the buffer amplifier 2 when adjusting the gain of the DA converter 1.
次に1.第1図および第2図を用いて本発明の1実施例
の構成および動作を順次詳細に説明する。Next 1. The configuration and operation of one embodiment of the present invention will be explained in detail using FIG. 1 and FIG. 2.
第1図において、DAコンバータ(DAC)1は、ディ
ジタルの入力データをアナログの電圧に変換するもので
ある。このDAコンバータ1は、ゲイン調整用の端子お
よびオフセラ)1!整用の端子を持っている。In FIG. 1, a DA converter (DAC) 1 converts digital input data into an analog voltage. This DA converter 1 has terminals for gain adjustment and off-cellar) 1! It has a terminal for maintenance.
バッファアンプ2は、AMP (作動増幅器)2および
高精度の抵抗器R,、R1から構成されている。この抵
抗器R+、Rgを高精度の値のものを用いて当該バッフ
ァアンプ2のゲインを高精度に予め設定するようにして
いる。The buffer amplifier 2 is composed of an AMP (operational amplifier) 2 and high precision resistors R, R1. By using resistors R+ and Rg with highly accurate values, the gain of the buffer amplifier 2 is set in advance with high accuracy.
反転アンプ3は、I)Aコンバータ1の出力電圧を反転
した反転電圧を生成するものである。DAコンバータ1
のゲイン調整時などにスイッチ4を閉にし、この反転電
圧を抵抗R1を介してバッファアンプ2を構成するAM
P2の負極性端子に印加することによる流入電流I、と
、DAコンバータ1からAMP2の負極性端子に流入す
る電流13とがキャンセルしてほぼ零電流となり、AM
P2の出力端子に出力電圧が発生することがなく、はぼ
零電圧に保持される。これにより、DAコンバータlの
ゲイン調整時などに、外部出力に接続されている外部機
器に無意な過大電圧を供給することがない。The inverting amplifier 3 generates an inverted voltage obtained by inverting the output voltage of the I)A converter 1. DA converter 1
When adjusting the gain of the AM, switch 4 is closed, and this inverted voltage is applied to the AM that constitutes the buffer amplifier 2 via the resistor R1.
The inflow current I applied to the negative terminal of P2 and the current 13 flowing from the DA converter 1 to the negative terminal of AMP2 cancel and become almost zero current,
No output voltage is generated at the output terminal of P2, and it is maintained at approximately zero voltage. This prevents unexpected excessive voltage from being supplied to external equipment connected to the external output when adjusting the gain of the DA converter l.
スイッチ4は、反転アンプ3によって生成された反転電
圧によって流れる電流を、バッファアンプ2の入力に加
算する態様で入力したり、非入力状態に切り替えたりす
るものである。このスイッチ4は、アナログスイッチに
よって構成されている。The switch 4 inputs the current flowing due to the inverted voltage generated by the inverting amplifier 3 to the input of the buffer amplifier 2 in such a manner that it is added to the input, or switches to a non-input state. This switch 4 is constituted by an analog switch.
測定回路5は、DAコンバータ1あるいはバッファアン
プ2から出力される出力電圧を精密に測定するものであ
って、コンパレークなとである。The measuring circuit 5 precisely measures the output voltage output from the DA converter 1 or the buffer amplifier 2, and is a comparator.
調整回路6は、測定回路5からの通知に対応して、DA
C(ディジタル・アナログ・コンバータ)(0)?−0
あるいはDAC(1)7−1にディジタルデータを通知
して所定のゲイン調整用のアナログ電圧あるいはオフセ
ット調整用の電圧をDAコンバータ1に入力させるもの
である。これにより、DAコ、ンバータ1のゲイン調整
およびオフセット調整がいわば自動的に行われる。この
調整回路6は、マイクロプロセッサなどによって構成さ
れている。In response to the notification from the measurement circuit 5, the adjustment circuit 6 adjusts the DA
C (digital to analog converter) (0)? -0
Alternatively, digital data is notified to the DAC (1) 7-1, and a predetermined analog voltage for gain adjustment or voltage for offset adjustment is input to the DA converter 1. Thereby, the gain adjustment and offset adjustment of the DA converter 1 and the inverter 1 are automatically performed. This adjustment circuit 6 is constituted by a microprocessor or the like.
次に、第2図フローチャートを用いて第1図構成の動作
を詳細に説明する。Next, the operation of the configuration shown in FIG. 1 will be explained in detail using the flowchart shown in FIG.
第2図において、■は、スイッチ4を閉にする。In FIG. 2, ■ closes the switch 4.
これは、第F図スイッチ4を閉にして反転アンプ3から
出力される反転電圧をバッファアンプ2の入力端に入力
し、たとえフルスケールに対応する入力データがDAコ
ンバータ1に入力されても、バッファアンプ2から出力
される電圧が常にほぼ零電圧に保持されるように設定す
ることを意味している。This means that when the switch 4 in Fig. F is closed and the inverted voltage output from the inverting amplifier 3 is input to the input terminal of the buffer amplifier 2, even if input data corresponding to full scale is input to the DA converter 1, This means that the voltage output from the buffer amplifier 2 is set so that it is always maintained at approximately zero voltage.
■は、オフセット調整を行う、これは、零電圧に対応す
る入力データをDAコンバータ1に入力したことに対応
して、このDAコンバータlから出力される出力電圧の
を測定回路5に入力して、その誤差信号の通知を受けた
調整回路6がいわばフィードバンクする態様でDAC(
1)7−1を介してオフセット調整用のアナログ電圧を
DAコンバータ1に入力する。これにより、フィードバ
ックするa!I!Iでオフセット調整が自動的に行われ
る。(2) Performs offset adjustment. This means that in response to inputting the input data corresponding to zero voltage to the DA converter 1, the output voltage output from the DA converter 1 is input to the measuring circuit 5. , the adjustment circuit 6 that has received the notification of the error signal adjusts the DAC (
1) Input an analog voltage for offset adjustment to the DA converter 1 via 7-1. This allows you to give feedback a! I! Offset adjustment is automatically performed with I.
■は、ゲイン調整を行う、これは、オフセット調整と同
様に、フルスケール電圧に対応する入力データをDAコ
ンバータ1に入力したことに対応して、このDAコンバ
ータ1から出力される出力電圧■を測定回路5に入力し
、その誤差信号の通知を受けた調整回路6がいわばフィ
ードバックする態様でDAC(0)7−0を介してゲイ
ン調整用のアナログ電圧をDAコンバータ1に入力する
。■ performs gain adjustment. Similar to offset adjustment, this means that in response to input data corresponding to a full-scale voltage being input to the DA converter 1, the output voltage ■ output from this DA converter 1 is adjusted. The analog voltage for gain adjustment is input to the measurement circuit 5, and the adjustment circuit 6, which has received notification of the error signal, inputs the analog voltage for gain adjustment to the DA converter 1 via the DAC(0) 7-0 in a so-called feedback mode.
これにより、フィードバックする態様でゲイン調整が自
動的に行われる。Thereby, gain adjustment is automatically performed in a feedback manner.
■は、■のオフセット調整および■のゲイン調整を複数
回、繰り返し実行し、その誤差が所定値以下になったか
否かを判定する。OKの場合には、■を実行する。NO
の場合には、■、■を繰り返し実行する。(2) Repeats the offset adjustment (2) and the gain adjustment (2) multiple times, and determines whether the error has become less than a predetermined value. If OK, execute ■. NO
In this case, repeat ■ and ■.
■は、スイッチ4を開にする。これは、■、■の繰り返
しにより、DAコンバータ1自身のオフセラ)ffl整
およびゲイン調整が充分精度よく実行されたので、次に
DAコンバータ1およびバッファアンプ2を含めた全体
のオフセット調整を行うために、スイッチ4を開にした
ものである。尚、バッファアンプ1のゲインは、延抗R
+ 、Rzとして高精度のものを用いているので、精密
に予め設定されている。(2) Open switch 4. This is because by repeating steps ① and ②, the offset adjustment and gain adjustment of the DA converter 1 itself have been performed with sufficient precision. In this case, switch 4 is opened. In addition, the gain of buffer amplifier 1 is
Since high-precision ones are used as + and Rz, they are precisely set in advance.
■は、オフセット調整を行う、これは、零電圧に対応す
る人力データをDAコンバータ1に入力したことに対応
して、バッファアンプ2から出力された出力電圧■を測
定回路5に入力し、その誤差信号の通知を受けた調整回
路6がいわばフィードバックする態様でDAC(1)7
−1を介してオフセット調整用のアナログ電圧をDAコ
ンバータ1に入力する。これにより、フィードバンクす
る態様でDAコンバータlおよびバッファアンプ2を含
めた全体のオフセットm整が自動的に行われる。■ performs offset adjustment. This is done by inputting the output voltage ■ output from the buffer amplifier 2 to the measuring circuit 5 in response to inputting the manual data corresponding to zero voltage to the DA converter 1, and The adjustment circuit 6 that has received the error signal adjusts the DAC (1) 7 in a so-called feedback mode.
An analog voltage for offset adjustment is input to the DA converter 1 via -1. As a result, the entire offset m including the DA converter 1 and the buffer amplifier 2 is automatically adjusted in a feedbank manner.
以上のように、スイッチ4を閉にしてバッファアンプ2
からほぼ零電位が常に出力される状態に設定したもとで
、DAコンバータ1のゲイン調整を行い、その後、スイ
ッチ4を開にしてDAコンバータ1およびバッファ2を
含めた全体のオフセット調整を行うことにより、ゲイン
調整時における無意な過大電圧を外部に出力することを
回避することが可能となる。As described above, with switch 4 closed, buffer amplifier 2
Adjust the gain of the DA converter 1 under the condition that almost zero potential is always output from the DA converter 1, and then open the switch 4 to adjust the overall offset including the DA converter 1 and the buffer 2. This makes it possible to avoid outputting an unexpectedly excessive voltage to the outside during gain adjustment.
以上説明したように、本発明によれば、DAコンバータ
1の出力電圧の極性を反転した反転電圧を発生する反転
アンプ3を設け、ゲイン調整時にこの反転電圧を加算し
てほぼ零電圧を送出するようにし、次に、DAコンバー
タ1およびバッファアンプ2を含めた全体のオフセット
調整を行う構成を採用しているため、DAコンバータ1
のゲイン調整およびオフセット調整時に無意な過大電圧
を外部に送出しないようにすることができる。As explained above, according to the present invention, the inverting amplifier 3 that generates an inverted voltage by inverting the polarity of the output voltage of the DA converter 1 is provided, and when adjusting the gain, this inverted voltage is added to send out almost zero voltage. Then, since a configuration is adopted in which the entire offset including the DA converter 1 and buffer amplifier 2 is adjusted, the DA converter 1
It is possible to prevent unnecessary excessive voltage from being sent to the outside during gain adjustment and offset adjustment.
第1図は本発明の1実施例構成図、第2図は本発明の動
作説明フローチャート、第3図は従来回路の説明図、第
4図は従来回路の問題点説明図を示す。
図中、1はDAコンバータ、2はバッファアンプ、3は
反転アンプ、4はスイッチ、5は測定回路、6は調整回
路、?−0,7−1はDAC(ディジタル・アナログ・
コンバータ)を表す。FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a flowchart explaining the operation of the present invention, FIG. 3 is a diagram explaining a conventional circuit, and FIG. 4 is a diagram explaining problems in the conventional circuit. In the figure, 1 is a DA converter, 2 is a buffer amplifier, 3 is an inverting amplifier, 4 is a switch, 5 is a measurement circuit, 6 is an adjustment circuit, ? -0,7-1 are DACs (digital/analog/
converter).
Claims (1)
いて、 DAコンバータ(1)から出力される電圧を電力増幅し
て出力するバッファアンプ(2)と、 DAコンバータ(1)の出力電圧の極性を反転した反転
電圧を発生する反転アンプ(3)と、 この反転アンプ(3)の出力を、上記バッファアンプ(
2)の入力に加算する態様で供給するスイッチ(4)と
を備え、 DAコンバータ(1)のゲイン調整時にスイッチ(4)
を閉にしかつ当該DAコンバータ(1)の入力にゲイン
調整用の所定のデータを入力し、このDAコンバータ(
1)のアナログ出力電圧が所定値になるように当該DA
コンバータ(1)のゲイン調整を行い、次にスイッチ(
4)を開にしかつ当該DAコンバータ(1)の入力にオ
フセット調整用の所定のデータを入力し、バッファアン
プ(2)からの出力電圧が所定値になるように当該DA
コンバータ(1)のオフセット調整を行うように構成し
たことを特徴とするDAコンバータの自動調整回路。[Claims] In an automatic adjustment circuit that adjusts the output voltage of a DA converter, the buffer amplifier (2) power-amplifies and outputs the voltage output from the DA converter (1), and the output of the DA converter (1). An inverting amplifier (3) generates an inverted voltage with the polarity of the voltage reversed, and the output of this inverting amplifier (3) is connected to the buffer amplifier (
2), and a switch (4) that supplies the signal in a manner that it is added to the input of the DA converter (1).
Close the DA converter (1) and input the predetermined data for gain adjustment to the input of the DA converter (1).
1) so that the analog output voltage becomes a predetermined value.
Adjust the gain of the converter (1), then turn the switch (
4), and input predetermined data for offset adjustment into the input of the DA converter (1), so that the output voltage from the buffer amplifier (2) becomes the predetermined value.
An automatic adjustment circuit for a DA converter, characterized in that it is configured to perform offset adjustment of a converter (1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12243988A JPH01292913A (en) | 1988-05-19 | 1988-05-19 | Automatic control circuit for da converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12243988A JPH01292913A (en) | 1988-05-19 | 1988-05-19 | Automatic control circuit for da converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01292913A true JPH01292913A (en) | 1989-11-27 |
Family
ID=14835872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12243988A Pending JPH01292913A (en) | 1988-05-19 | 1988-05-19 | Automatic control circuit for da converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01292913A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140953A (en) * | 1992-10-14 | 2000-10-31 | Mitsubishi Denki Kabushiki Kaisha | D/A converting apparatus with independent D/A converter controlled reference signals |
| JP2006087249A (en) * | 2004-09-17 | 2006-03-30 | Renesas Technology Corp | Drive controller of drive source having coil |
-
1988
- 1988-05-19 JP JP12243988A patent/JPH01292913A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140953A (en) * | 1992-10-14 | 2000-10-31 | Mitsubishi Denki Kabushiki Kaisha | D/A converting apparatus with independent D/A converter controlled reference signals |
| JP2006087249A (en) * | 2004-09-17 | 2006-03-30 | Renesas Technology Corp | Drive controller of drive source having coil |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081751B2 (en) | Electric quantity measuring device | |
| JP3580817B2 (en) | Measuring amplifier | |
| JPH0755588A (en) | Temperature detector | |
| US7268711B1 (en) | Method and circuit for amplitude compensation in a digital-to-analog converter | |
| JPS6041311A (en) | Amplifier device with automatic correcting function | |
| US20210203339A1 (en) | Multiplying digital-to-analog converter (mdac) with nonlinear calibration | |
| JPH0915272A (en) | Voltage measurement circuit | |
| CN119355333B (en) | A DC current comparator bridge and a current source calibration method thereof | |
| JPH06265613A (en) | Magnetic sensor device | |
| JPH0441439Y2 (en) | ||
| JPH04323568A (en) | Analogue measuring circuit | |
| JP3972567B2 (en) | Pipeline A / D converter | |
| KR101985675B1 (en) | Apparatus for compensating input signal of digital analog converter | |
| RU2087857C1 (en) | Device converting nonelectric value to electric signal | |
| JP2876844B2 (en) | Output voltage correction circuit for IC tester driver | |
| JP4644956B2 (en) | Measuring system | |
| JPH03169171A (en) | Imaging signal processing device | |
| JPS58212207A (en) | Zero point correction device for voltage amplifier circuit | |
| JP3807863B2 (en) | A / D converter | |
| JPH0771001B2 (en) | DA converter with error correction circuit | |
| JP2003185497A (en) | Optical power measuring device and offset adjustment method thereof | |
| JPS58116814A (en) | A/d converter | |
| JPH0755857A (en) | Resistance measuring device | |
| JPH05164509A (en) | Strain gage | |
| JPS60105923A (en) | Operation testing method of load cell balance |