JPH01292923A - スタツフ多重変換装置 - Google Patents

スタツフ多重変換装置

Info

Publication number
JPH01292923A
JPH01292923A JP12213688A JP12213688A JPH01292923A JP H01292923 A JPH01292923 A JP H01292923A JP 12213688 A JP12213688 A JP 12213688A JP 12213688 A JP12213688 A JP 12213688A JP H01292923 A JPH01292923 A JP H01292923A
Authority
JP
Japan
Prior art keywords
signal
order group
stuff
circuit
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12213688A
Other languages
English (en)
Inventor
Yasuo Hida
飛田 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12213688A priority Critical patent/JPH01292923A/ja
Publication of JPH01292923A publication Critical patent/JPH01292923A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、互いに非同期関係にある複数個の低次群信
号をスタッフ同期方式により多重化して伝送するスタッ
フ多重変換装置に関するものである。
【従来の技術】
第5図は例えば山下手編著[やさしいディジタル伝送」
 (電気通信協会列)に記載された従来のスタッフ多重
変換装置の多重化部の回路構成を示すもので、第6図は
同装置の多重分離部の回路構成を示すものである。 第5図において、1は低次群信号S1を入力する低次群
バイポーラ−ユニポーラ変換回路、2は送信メモリ、3
は高次群クロック発生回路、4は送信タイミングパルス
発生回路、5はフレームパターン発生回路、6はスタッ
フ制御回路、?−1.7−2はモニタ端子、8は多重化
ゲート、9はスクランブラ、10はバイポーラ信号S1
2を変換出力するユニポーラ−バイポーラ変換回路であ
る。 第6図において、11は高次群バイポーラ−ユニポーラ
変換回路、12はデスクランブラ、13は多重分離ゲー
ト、14はデスタッフ制御回路、15はビット同期回路
、16はフレーム同期回路、17は受信タイミングパル
ス発生回路、18は受信メモリ、19はデスタッフ用電
圧制御発振器、20は低次群ユニポーラ−バイポーラ変
換回路である。 次に動作について説明する。第5図の多重化部において
は、バイポーラ信号として入力された低次群信号Slは
、バイポーラ−ユニポーラ変換回路においてユニポーラ
信号S2に変換され、低次群信号と同期したクロックS
3が抽出される。この抽出されたクロ・ツクS3を書込
むクロックとして、低次群データは送信メモリ2に順次
書込まれる。 一方、高次群クロック発生回路3より出力された高次群
クロック54−1は、送信タイミングパルス発生回路4
に入力して分周され、データ読出しクロックS5が生成
される。このデータ読出しクロックS5によって送信メ
モリ2より順次データを読出すが、データ読出しクロッ
クS5はデータ書込みクロックS3より若干周波数が高
く、メモリ12に書込まれたデータと読出しクロックと
の位相関係はたえず変化しており、そのままでは読出し
クロックS5が書込みクロックS3より位相が進むため
、読出し誤りをおこす。そこで書込みクロックS3と読
出しクロックS5の位相関係を比較し、−室以上位相関
係が悪化するとスタッフ要求信号S6を出力する。スタ
ッフ制御回路6では、このスタッフ要求信号S6を受け
ると、信号フレーム構成の特定の位置に対応したスタッ
フ制御信号S7を送出し、読出しクロックS5の1クロ
ツタ分をマスクすることにより読出しデータに、意味の
ないスタッフパルスを挿入する。この動作、すなわちパ
ルススタッフィングによって、読出しクロックS5と書
込みクロックS3の位相関係は改善され、同時に多重分
離部(第6図)へパルススタッフィングが行われたこと
を知らせるために、高次群信号にスタッフ指定パルスS
8が挿入される。こうして、非同期の低次群イr号S1
を高次群クロック54−1に同期化する。尚、高次群ク
ロック発生回路3が出力する他の高次群クロック54−
2,54−3はそれぞれ、スクランブラ9、高次群ユニ
ポーラ−バイポーラ変換回路10に入力する。 また、フレームバタン発生回路5において、第6図の多
重分離部でフレーム同期をとるための一定のパタンを持
ったフレーム同期パルスSIOを生成する。 こうして得られたN個の同期化低次群信号59−1〜5
9−3とフレーム同期パルスS10.スタッフ指定パル
スS8を多重化ゲート8によって多重化して多重化高次
群信号Sllを得、スクランブラ9によってスクランブ
ルしたのち、ユニポーラ−バイポーラ変換回路11によ
ってバイポーラ信号S12に変換し、伝送路に出力する
。 第6図の多重分離部では、バイポーラ信号として入力さ
れた高次群信号S13はバイポーラ−ユニポーラ変換回
路11においてユニポーラ信号S14に変換され、高次
群クロックS15が抽出される。この高次群クロックS
15はビット同期回路15によってビット同期が、また
フレーム同期回路16によってフレーム同期がとられ、
更にデスクランブラ12によってデスクランブルされる
。 そして受信タイミングパルス発生回路17により1/N
分周された高次群クロック515−1によって多重分離
ゲート13は、デスクランブラ12の出力を各同期化低
次群信号516−1〜516−3に分離する。 デスタッフ制御回路14では、高次群クロックS15よ
り抽出されたスタッフ指定ビットの多数決定処理により
、スタッフの有無を判定する。そしてその判定結果にし
たがい、デスタッフ制御信号S 16DSTFを出力し
受信メモリ18に与える。これにより、分周された高次
群クロック515−2の1クロック分をマスクした書込
みクロックにより、受信メモリ18に同期化低次群信号
516−1〜516−3を書込み、スタッフパルスを除
去する。 この動作、すなわちパルススタッフィングによって、低
次群信号S17の平均ビットレートは、多重化部への入
力時のそれと等しくなるが、受信メモリ18に書込まれ
た同期化低次群信号316−1〜316−3は、パルス
デスタッフによるデスクツフジツタを含む。そこで、受
信メモリ18に対する読出しクロック318を発生する
デスタッフ用電圧制御発振器19をデスタッフされた書
込みクロックと読出しクロック31Bの位相比較結果3
19で制御することで、読出しクロック818のデスク
ツフジツタを抑圧する。こうして得られた低次群信号S
17をユニポーラ−バイポーラ変換回路20によってバ
イポーラ信号S20に変換し、伝送路に出力する。 このような構成の従来装置では、バイポーラの各入出力
信号S1.312.SL3.S20は、モニタ端子7−
1〜7−4にオシロスコープを接続すれば観測可能であ
る。そして、上記信号のパルス幅、振幅周期に対し、予
め規格を定めておくと共に、該信号が対向装置のバイポ
ーラ−ユニポーラ変換回路により再生されたものを測定
し、装置の保守9点検を行うようになっている。 しかし、これらの信号速度が装置内部のクロック発生器
の劣化等により、規格より若干ずれてきた場合にも対処
できるようにするためには通常、多重分離部では、電圧
制御発振器19に対するフェーズドロックループ制御に
より、規格よりずれた信号周波数にも追従できるような
周波数引込み幅を持たせる必要がある。その為、換言す
ると、上記のフェーズドロックループ周波数引込み範囲
外まで信号速度が偏移し、その結果、N回線断となって
受信信号断警報が出力されるまでは、逆に、装置の劣化
が検知できないという面が派生している。したがって、
これを事前に防ぐ為には、保守点検周期を短くするとか
、あるいはまた、クロック発生器に周波数カウンタを常
時接続してコンピュータなどにより自動監視する必要が
あり、このことは、装置の保守コストを著しく増大させ
てしまう結果を生んでいる。
【発明が解決しようとする課題】
従来のスタッフ同期多重変換回路は以上のように構成さ
れているので、入力する低次群信号S1の速度が規格内
の値であるか否かを確認する手段としては、入力信号モ
ニタ端子に出力する波形の周期をオシロスコープで測定
するか、あるいはクロック周波数を測定器で観測する等
の方法しかなく、クロック源の故障による回線障害の予
防を行う為には装置の保守コストが著しく増大するとい
う問題点があった。 この発明は上記のような問題点を解消する為になされた
もので、簡易な回路の付加により、低コストで低次群信
号の入力速度の偏移を自動的に検出し、警報を発する機
能を有するスタッフ多重変換装置を得ることを目的とす
る。
【課題を解決するための手段】
この発明に係るスタッフ多重変換装置は、低次群信号の
入力速度偏移を検出して、その異常発生時には警報信号
を発生する、簡易な速度偏移検出回路を付加したもので
ある。
【作 用】
この発明に於ける低次群信号の入力速度の速度偏移検出
回路は、例えばスタッフ制御回路が発生するスタッフ制
御信号の発生周期が、許容される速度偏移に対応した周
期範囲内(あるか否かを判定することにより、上記低次
群信号の入力速度偏移の異常発生の有無を判定し、しか
して、異常発生時には警報信号を発生する。 【実施例] 以下、この発明の一実施例を図について説明する。第1
図において、1はバイポーラ−ユニポーラ変換回路、2
は送信メモリ、7−1はモニタ端子であり、これらは第
5図に示した従来回路例と同一である。21はこの発明
により、従来のスタッフ多重変換装置に付加された速度
偏移検出回路、またこの回路21内の22−1.22−
2はそれぞれ、単安定マルチバイブレーク28−1.2
8−2から成り、スタッフ制御信号S7によりトリガさ
れて一定時間幅のパルス(信号40口)を発−生ずる検
出パルス発生回路、23−1.23−2はそれぞれ上記
信号42口を入力すると共に、上記スタッフ制御信号S
7により駆動されるD型フリップフロップ、24は上記
フリップフロップ23−1のセット出力信号(速度下降
警報信号ハ)およびフリップフロップ23−2のリセッ
ト出力信号(速度上昇警報信号二)を入力するORゲー
ト、25は速度下降警報信号出力端子、26は速度上昇
警報信号出力端子、27はORゲート24からの出力信
号(速度、偏移警報信号ホ)が出力する速度偏移警報出
力端子である。尚、その他の構成に関しては、従来の第
5図及び第6図により説明した構成と同一であり、その
説明は省略する。 次に、上記実施例のスタッフ多重変換装置の動作、特に
この発明の速度偏移検出回路2工の動作につき、第2図
ないし第4図のタイムチャートを参照して説明する。 スタッフ制御回路6から出力するスタッフ制御信号S7
が、速度偏移検出回路21内の検出パルス発生回路22
−1.22−2を構成している、単安定マルチバイブレ
ーク28−1.28−2(7)各T入力端子に入力する
。しかして、第1の検出パルス発生回路22−1は、入
力したスタッフ制御信号S7の立下がりエツジをトリガ
ーとして、T + (see、)の時間幅の正パルス(
信号イ)を発生し、次の(3発目の)トリガー人力が第
2図、イのように、時間T + (sec、)以内に到
来しなければ、“L”状態に戻り、他方、第3図、イの
ように、T 、 (sec、)以内に次の(3発目の)
トリガー人力が到来した場合には、“H”の状態がトリ
ガー到来時点より更に延長される。 第2図の検出パルス発生回路22−2はT I(see
、)よりも長いT、(sec、)の時定数を持ち、第1
の検出パルス発生回路22−1と同様に動作する。 佐で、スタッフ同期方式によるスタッフ多重変換装置に
あっては、該装置に入力する低次群信号S1の入力速度
、即ち、入力低次群信号速度が速い場合にはスタッフ率
Srは低くなり、即ちスタッフ周期は長(なる。また、
入力低次群信号速度が遅い場合には、スタッフ率Srは
高(なり、スタッフ周期は短くなる。 入力低次群信号速度ft(b/s)とスタッフ率Srと
の関係は、例えば、副島他著rPCM−100M方式J
  (NTT施設Vo1.25N0.5)にも記載され
ているように、以下の式で表わされる。 Nπ: 1同期化低次群フレーム内の情報パルス数NG
11同期化低次群フレーム内のGパルス数fts:同期
化低次群信号速度(b/s)「s :スタッフの平均繰
返しビットレート(b/s)=スタッフ同期 fsmax: 1同期化低次群フレーム当り1回スタッ
フが行われる時のスタッフの繰返しビットレート(b/
s) 従って、スタッフ同期T s (sec、)は次式とな
る。 Tsの値は、この発明を適用するスタッフ多重変換装置
の速度、フレーム構成、多重化低次群信号数によって異
なる。検出したい入力低次群信号速度fLの、速度偏移
に対応する最大と最小のTSの値を(式2)により算出
し、小さい方のスタッフ周期をT5.大きい方のスタッ
フ周期をT2として、上記の2つの単安定マルチバイブ
レーク28−1.28−2の時定数を設定する。 次にこのようにしてスタッフ周期T + 、 T zを
設定された信号速度偏移検出回路21が、入力低次群信
号速度fLが正常値の場合、また低くなった場合、更に
高くなった場合にどのように作動するかを、第2図、第
3図、第4図を用いて説明する。 第2図は、入力低次群信号速度fLが正常な状態の時の
上記回路21の動作を示している。図において、正常状
態でのスタッフ周期T0は、周期T、とT2との間の値
となるので、第1の検出パルス発生回路22−1の出力
信号(イ)は、スタッフ制御信号S7の立下がりエツジ
より“H”に立上がり、T r (sec、 )後に“
L”に立下がる。 上記信号(イ)は、第1のD型フリップフロップ23−
1により次のスタッフ制御信号s7に立上がりエツジで
ラッチされるが、前述のように常にその正論理出力端子
Qの出力信号(ハ)、l!fJち、速度下降警報信号(
ハ)は“L”となる。 また、第2の検出パルス発生回路22−2に対しては、
スタッフ周期T。が常に周期T2よりも小さい為、その
出力信号(ロ)は常に再トリガーされて“H″状態なり
、第2のD型フリップフロップ23−2では、同じく次
のスタッフ制御信号S7の立上がりエツジで、該信号(
ロ)の“H”がラッチされ、負論理出力端子百からの信
号(ニ)の論理レベルは“L”となり、速度上昇警報信
号出力端子26からの速度上昇警報はなされない。 従って、上記(ハ)と(ニ)の論理和の出力である速度
偏移警報出力端子27からも速度偏移警報はなされず、
何れも正常であることが示される。 入力低次群信号速度fLが規定値よりも下降した場合が
第3図に示してあり、その場合は前述のように、スタッ
フ周期TLはT + (sec、)より小さくなるので
、第3図中、0点までは信号(イ)がスタッフ制御信号
S7の立下がりエツジによりT。 (sec、)後に“L”となっていたのに対し、検出パ
ルス発生回路22−1は常に再トリガーされるようにな
る為、信号(ハ)は0点より立上がり。速度下降警報が
端子25より出力され、同時に速度偏移警報も端子27
より出力される。一方、第2の検出パルス発生回路22
−2は第2図と同様にスタッフ周期TLがT、よりも小
さい為、常に再トリガーされてその出力信号(ロ)は常
に“Hlであり、速度上昇警報は出力されない。 信号速度が規定値より上昇した場合には、その動作状態
は第4図にみられるように、スタッフ周期T工はT1及
びT2よりも大きくなる為、2つの検出パルス発生回路
22−1.22−2共、次のスタッフ制御信号S7によ
って再トリガーされなくなり、信号(バ)は常に“L″
で速度下降警報は出力されないが、信号(ニ)は、再ト
リガーされない信号(ロ)のをスタッフ制御信号S7の
立上がりエツジ(0点)において“L”状態にあるのを
D型フリップフロフプ23−2によりラッチし、したが
って、その負論理出力信号(ニ)は“H”となり、速度
上昇及び速度偏移警報が出力される。 以上のようにして、スタッフ周期が2つの検出パルスに
よるT1より短い周期の場合は速度下降警報が、他方、
T2より長い場合には速度上昇警報が出力される訳であ
る。 上記の’r+、’rtの値のより正確な設定には、スタ
ッフ制御信号S7のパルス幅、フレーム構成。 伝送速度の違いによるスタッフ待合せ時間の違い等、使
用する装置仕様に合わせて調整する必要がある。 尚、上記実施例では、スタッフ制御信号S7の周期を検
出したが、この信号S7の周期を検出する代わりに、送
信メモリ2よりスタッフ制御回路6に送出するスタッフ
要求信号を用いても同様の効果がある。 また、検出パルス発生器としてはこの実施例では、単安
定マルチパイプレークを用いたが、トリガー信号により
一定時間幅のパルスを発生するものなら何でもよ(、例
えば、タイマー回路や遅延回路等により構成しても良い
。 【発明の効果] 以上のように、この発明によれば、スタッフ多重変換装
置に低次群信号の入力速度の偏移を検出するための簡易
な速度偏移検出回路を付加したので、低次群信号の入力
速度の異常を低コストで常時監視する事が可能となり、
システムの保守性の向上に寄与する効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるスタッフ多重変換装
置の多重化部の一部を示す構成図、第2図〜第4図はそ
の動作タイミング図、第5図は従来のスタッフ多重変換
装置の多重化部、第6図は従来のスタッフ多重変換装置
の多重分離部の構成図である。 2は送信メモリ、5はフレームパターン発生回路、6は
スタッフ制御回路、8は多重化ゲート、9はスクランブ
ラ、12はデスクランブラ、13は多重分離ゲート、1
4はデスタッフ制御回路、18は受信メモリ、21は速
度偏移検出回路、Slは低次群信号。 なお、図中、同一符号は同一、または相当部分を示す。 特 許 出 願 人  三菱電機株式会社〜への ト の   N−口   ′″  11   妊彎   ゛
で−口   ご   1(モ工− I」 工」 ニー 
ニー エ」 あ   (0?     +l    妊−のal+の 〜r1ぐ」υ 手続補正書(自発) 6□、」3・智・17B

Claims (1)

    【特許請求の範囲】
  1. 互いに非同期関係にある複数個の低次群信号をスタッフ
    同期方式により多重化して伝送するスタッフ多重変換装
    置において、上記低次群信号の入力速度偏移を検出する
    速度偏移検出回路を備えたことを特徴とするスタッフ多
    重変換装置。
JP12213688A 1988-05-20 1988-05-20 スタツフ多重変換装置 Pending JPH01292923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12213688A JPH01292923A (ja) 1988-05-20 1988-05-20 スタツフ多重変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12213688A JPH01292923A (ja) 1988-05-20 1988-05-20 スタツフ多重変換装置

Publications (1)

Publication Number Publication Date
JPH01292923A true JPH01292923A (ja) 1989-11-27

Family

ID=14828505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12213688A Pending JPH01292923A (ja) 1988-05-20 1988-05-20 スタツフ多重変換装置

Country Status (1)

Country Link
JP (1) JPH01292923A (ja)

Similar Documents

Publication Publication Date Title
US4397020A (en) Error monitoring in digital transmission systems
USRE33900E (en) Error monitoring in digital transmission systems
CA1167185A (en) Frame resynchronization circuit for digital receiver
JPH0142172B2 (ja)
CA2016615C (en) Sonet h4 byte receiver and filter
JPH05508982A (ja) 多数決を試験及び管理する方法及び装置
US4538286A (en) Data rate conversion and supervisory bit insertion in a data system
EP0321837A2 (en) Data pattern synchronizer
JPH01292923A (ja) スタツフ多重変換装置
US5867041A (en) Clock signal testing apparatus for use in a synchronous transmission system
US5430746A (en) Method of and circuitry for detecting synchronism failure of two word sequences
CA1074029A (en) Framing circuit for digital signals using evenly spaced alternating framing bits
US5781587A (en) Clock extraction circuit
WO1982001094A1 (en) Error monitoring in digital transmission systems
US5504761A (en) Apparatus for detecting error in a communications line
US4975594A (en) Frequency detector circuit
JPH0335631A (ja) 信号速度偏移検出装置
JPH08102763A (ja) ジッタ測定装置
KR950007433B1 (ko) 동기/비동기 1.544Mbps 신호의 동기식 컨테이너로의 사상기
EP1340330A2 (en) An arrangement and method for transmitting data over a tdm bus
Hamlin et al. A SONET/SDH overhead terminator for STS-3, STS-3C, and STM-1
JPH11239121A (ja) ディジタル通信装置
KR200296152Y1 (ko) 전송시스템의 클럭감시장치
KR100275066B1 (ko) 쥐.703에따른디지털데이터처리장치.
JP3138598B2 (ja) 遅延測定方式